[发明专利]缓冲器电路及应用其的电压产生器

权利要求书

1.一种缓冲器电路，具有一输入端及一输出端，该输入端接收一输入信号，该输出端提供一输出信号，其特征在于，包含：

一晶体管叠接电路，偏压于一第一电压，且该晶体管叠接电路接收该输入信号；

一闩锁器电路，偏压于一第二电压，该第二电压为一负电压；

一第一晶体管及一第二晶体管，耦接于该晶体管叠接电路及该闩锁器电路之间，且该第一晶体管的栅极端耦接至该第二晶体管的栅极端；以及

一电压产生电路，包含一二极管串联电路，该二极管串联电路偏压于该第二电压并提供一偏压电压至该第一晶体管的栅极端以及该第二晶体管的栅极端；

其中该电压产生电路根据第二电压的位准动态调整该偏压电压的位准，且其中，当该缓冲器电路刚启动时，该偏压电压为一第一位准以使该第一晶体管及该第二晶体管为导通，当该缓冲器电路达到稳态后，该偏压电压为一第二位准以使该第一晶体管及该第二晶体管为导通。

2.如权利要求1所述的缓冲器电路，其特征在于，该第一位准不低于两倍临界电压的位准。

3.如权利要求1所述的缓冲器电路，其特征在于，该第二位准低于或等于一接地位准。

4.如权利要求1所述的缓冲器电路，其特征在于，该晶体管叠接电路包含：

一第三晶体管，耦接至该输入端以接收该输入信号，且该第三晶体管偏压于该第一电压；

一第四晶体管，耦接至该第三晶体管；

一第五晶体管，接收该输入信号的一反相信号并偏压于该第一电压；以及

一第六晶体管，耦接在该第五晶体管及该输出端之间，且该第六晶体管的栅极端耦接至该第四晶体管的栅极端。

5.如权利要求1所述的缓冲器电路，其特征在于，该闩锁器电路包含：

一第七晶体管，耦接至该第一晶体管，该第七晶体管的栅极端耦接至该第二晶体管，且该第七晶体管偏压于该第二电压；以及

一第八晶体管，耦接至该第二晶体管，该第八晶体管的栅极端耦接至该第一晶体管，且该第八晶体管偏压于该第二电压。

6.如权利要求5所述的缓冲器电路，其特征在于，该第一位准高于该缓冲器电路刚启动时之该第二电压加上该第二晶体管和该第八晶体管的临界电压，以使该第二晶体管和该第八晶体管导通，该第二位准高于该缓冲器电路达到稳态后之该第二电压加上该第二晶体管和该第八晶体管的临界电压，以使该第二晶体管和该第八晶体管导通。

7.如权利要求5所述的缓冲器电路，其特征在于，该第二位准低于该缓冲器电路达到稳态后之该第二电压加上该第二晶体管的耐受电压。

8.如权利要求1所述的缓冲器电路，其特征在于，该电压产生电路更包含：

一偏压电路，包含一电流源以及一电阻，该电流源耦接至该第一电压，其中该电阻的一第一端耦接至该电流源，该电阻的一第二端耦接至该二极管串联电路。

9.如权利要求8所述的缓冲器电路，其特征在于，该二极管串联电路包含：

一第九晶体管，具有一第一端、一第二端及一控制端，该第九晶体管的该第一端耦接至该电阻的该第二端及该第九晶体管的该控制端以提供该偏压电压；以及

一第十晶体管，具有一第一端、一第二端及一控制端，该第十晶体管的该第一端耦接至该第九晶体管的该第二端及该第十晶体管的该控制端，该第十晶体管的该第二端耦接至该第二电压。

10.如权利要求9所述的缓冲器电路，其特征在于，该二极管串联电路更包含：

一第十一晶体管，耦接在该第十晶体管与该第二电压之间，该第十一晶体管具有一第一端、一第二端及一控制端，该第十一晶体管的该第一端耦接至该第十晶体管的该第二端及该第十一晶体管的该控制端，该第十一晶体管的该第二端耦接至该第二电压。

11.一种使用如权利要求1至10中任一权利要求所述的缓冲器电路的电压产生器，其特征在于，包含：

一电荷泵电路。

12.如权利要求11所述的电压产生器，其特征在于，该电荷泵电路包含：

一第一电容，具有一第一端及一第二端；

一第二电容，具有一第一端及一第二端，该第二电容的该第一端耦接到一接地端，该第二电容的该第二端耦接到一电路输出端；

一第一开关，耦接于一电路输入端与该第一电容的该第一端之间，并受控于一第一控制信号；

一第二开关，耦接于该第一电容的该第一端与该第二电容的该第一端之间，并受控于一第二控制信号；

一第三开关，耦接于该接地端与该第一电容的该第二端之间，并受控于一第三控制信号；

一第四开关，耦接于该第一电容的该第二端与该第二电容的该第二端之间，并受控于一第四控制信号；

其中，当该第一开关与该第三开关导通时，该第二开关与该第四开关不导通，而当该第一开关与该第三开关不导通时，该第二开关与该第四开关导通。