[发明专利]半导体结构的形成方法

说明书

本发明提供一种半导体结构的形成方法，包括：形成基底，所述基底包括：衬底，位于衬底上的栅极结构，位于所述栅极结构两侧衬底中的源漏掺杂区，位于所述衬底和栅极结构顶部上的介质层；形成贯穿所述介质层的接触孔，所述接触孔底部延伸至所述源漏掺杂区中；形成所述接触孔之后，通过掺杂工艺在所述源漏掺杂区中掺入掺杂离子，在所述接触孔底部和侧壁暴露出的源漏掺杂区中形成掺杂层；在形成所述掺杂层之后，在所述接触孔中形成插塞。所述形成方法能够使掺杂离子在所述源漏掺杂区中分布均匀，从而能够使插塞与源漏掺杂区之间的电阻率分布较均匀，进而能够改善所形成半导体结构性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体技术的不断进步，半导体器件的特征尺寸逐渐变小。关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，同时给半导体工艺提出了更高的要求。

源漏掺杂区和栅极结构是晶体管的重要组成部分。晶体管通过在源漏掺杂区上形成插塞实现与外部电路的电连接。源漏掺杂区掺杂离子的浓度对插塞与源漏掺杂区之间的接触电阻具有很大影响，源漏掺杂区掺杂离子浓度越高，所述接触电阻越小。因此，在形成所述硅化物之前，往往通过对源漏掺杂区进行掺杂来降低所述接触电阻。

然而，现有技术形成的半导体结构的源漏掺杂区与插塞之间的接触电阻率分布不均匀，半导体结构性能不稳定。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，能够改善所形成半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：形成基底，所述基底包括：衬底，位于衬底上的栅极结构，位于所述栅极结构两侧衬底中的源漏掺杂区，位于所述衬底和栅极结构顶部上的介质层；形成贯穿所述介质层的接触孔，所述接触孔底部延伸至所述源漏掺杂区中；形成所述接触孔之后，通过掺杂工艺在所述源漏掺杂区中掺入掺杂离子，在所述接触孔底部和侧壁暴露出的源漏掺杂区中形成掺杂层；在形成所述掺杂层之后，在所述接触孔中形成插塞。

可选的，所述掺杂工艺具有各向同性；所述掺杂工艺为等离子体掺杂工艺。

可选的，所述源漏掺杂区用于形成NMOS晶体管，所述掺杂离子为磷离子、砷离子或锑离子。

可选的，所述源漏掺杂区用于形成PMOS晶体管，所述掺杂离子为硼离子或铟离子。

可选的，所述掺杂层中掺杂的离子浓度大于5E14atoms/cm²；所述掺杂工艺的工艺参数包括：掺杂剂量为1E15atoms/cm²～5E15atoms/cm²，掺杂能量为：10eV～20KeV，气压为1mtorr～1000mtorr温度为25℃～800℃。

可选的，在所述接触孔中形成插塞之前，还包括：对所述掺杂层进行防扩散处理。

可选的，通过离子注入对所述掺杂层进行防扩散处理，在所述掺杂层中注入重离子。

可选的，所述重离子的原子量大于所述掺杂离子的原子量。

可选的，通过等离子体掺杂进行所述防扩散处理，在所述掺杂层中掺入重离子，所述重离子的原子量大于所述掺杂离子的原子量。

可选的，所述源漏掺杂区用于形成NMOS晶体管，所述掺杂离子为磷离子；所述重离子为砷离子或锑离子。

可选的，所述源漏掺杂区用于形成PMOS晶体管，所述掺杂离子为硼离子；对所述掺杂层进行离子注入的注入离子为铟离子。

可选的，所述离子注入的工艺参数包括：注入能量为200eV～20KeV；注入剂量小于1E14atoms/cm²；注入角度为0度～20度。