[发明专利]基于双环耦合振荡电路的真随机数生成器

权利要求书

1.基于双环耦合振荡电路的真随机数生成器，包括：振荡电路和采样逻辑电路，该振荡电路，由若干数字逻辑门构成，用于产生具有随机相位偏移的随机振荡信号；该采样逻辑电路，用于对振荡电路产生的随机振荡信号进行采样，将连续的随机信号转化为离散的随机序列进行输出，其特征在于：

所有的数字逻辑门，包括M/2个异或门XOR和M/2个同或门XNOR，其中M为不小于6的偶数；这些异或门XOR和同或门XNOR均有三个输入端口和一个输出端口；

每两个位置相同的异或门和同或门均有相同的两个左邻居，即第i个异或门XOR_i和第i个同或门XNOR_i有相同的第(i-1)mod(M/2)个异或门XOR_{(i-1)mod(M/2)}和第(i-1)mod(M/2)个同或门XNOR_{(i-1)mod(M/2)}，其中i为1到M/2的整数；

对于每个逻辑门，其第一个输入端口与其一个左邻居的输出端口连接，第二个输入端口与另一个左邻居输出端口连接，第三个输入端口与自身的输出端口连接。

2.如权利要求1所述的基于双环耦合振荡电路的真随机数生成器，其特征在于：

所述异或门XOR，利用FPGA的基本可编程逻辑单元实现，该逻辑单元的由异或查找表LUT和寄存器组成，通过异或查找表实现异或门纯数字逻辑，通过寄存器保存数字状态。

3.根据权利要求1所述的基于双环耦合振荡电路的真随机数生成器，其特征在于：

所述同或门XNOR，利用FPGA的基本可编程逻辑单元实现，该逻辑单元的由同或查找表LUT和寄存器组成，通过同或查找表实现同或门纯数字逻辑，通过寄存器保存数字状态。

4.根据权利要求1所述的基于双环耦合振荡电路的真随机数生成器，其特征在于：

所述采样逻辑电路包括8个触发器D₁、D₂、D₃、D₄、D₅、D₆、D₇、D₈和三个异或门XOR_M/2+1、XOR_M/2+2、XOR_M/2+3，其中：

前四个D触发器D₁、D₂、D₃、D₄分别与振荡电路中的两个异或门和同或门相连，即第一触发器D₁的输入为第一异或门XOR₁的输出，第二触发器D₂的输入为第二同或门XNOR₂的输出，第三触发器D₃的输入为第三异或门XOR₃的输出，第四触发器D₄的输入为第四同或门XNOR₄的输出，该四个D触发器D₁、D₂、D₃、D₄的输出作为第M/2+1异或门XOR_M/2+1的输入；

后四个D触发器D₅、D₆、D₇、D₈分别与振荡电路中两个异或门和同或门相连，即第五触发器D₅的输入为第一同或门XNOR₁的输出，第六触发器D₆的输入为第二异或门XOR₂的输出，第七触发器D₇的输入为第三同门XOR₃的输出，第八触发器D₈的输入为第四异或门XOR₄的输出，该四个D触发器D₅、D₆、D₇、D₈的输出作为第M/2+2异或门XOR_M/2+2的输入，第M/2+1异或门XOR_M/2+1的输出和第M/2+2异或门XOR_M/2+2的输出作为第M/2+3异或门XOR_M/2+3的输入，第M/2+3异或门XOR_M/2+3的输出作为采样逻辑电路的输出。

5.根据权利要求4所述的基于双环耦合振荡电路的真随机数生成器，其特征在于：八个D触发器D₁、D₂、D₃、D₄、D₅、D₆、D₇、D₈和三个异或门XOR_N+1、XOR_N+2、XOR_N+3由相同的时钟来控制，该时钟由外部时钟CLK提供，当外部时钟CLK为上升沿时，控制前四个D触发器D₁、D₂、D₃、D₄采样，当外部时钟CLK为下升沿时，控制后四个D触发器D₅、D₆、D₇、D₈采样。