[发明专利]半导体装置及其制造方法

说明书

本公开提供一种半导体装置及其制造方法。半导体装置的制造方法中，形成掺杂第一掺杂物的一掺杂层于一基底上。形成一半导体层于掺杂层上。通过至少图案化半导体层及掺杂层而形成一鳍结构，使鳍结构包括具有半导体层的沟道区及具有掺杂层的阱区。形成一隔离绝缘层，使鳍结构的沟道区突出于隔离绝缘层，而鳍结构的阱区埋入于隔离绝缘层内。形成一栅极结构于部分的鳍结构及隔离绝缘层上方。半导体层至少为掺杂的硅层及未掺杂的硅层的其中之一者。

技术领域

本公开涉及一种半导体集成电路，且特别涉及一种具有鳍式结构的半导体装置及其制造方法。

背景技术

当半导体工业寻求更高装置密度、更高效能及更低成本而已进展至纳米技术工艺世代，制造与设计问题的双重挑战，发展出三维设计，例如鳍式场效晶体管(Fin FET)。FinFET装置通常包括具有纵宽比半导体鳍部，其内形成有半导体晶体管装置的沟道区及源极/漏极区。一栅极沿着其侧边形成于鳍结构上方(例如，包覆)，利用增加沟道区及源极/漏极区的表面积的优点产生更快速、更可靠以及较佳控制的半导体晶体管装置。

发明内容

根据一些实施例，本公开提供一种半导体装置的制造方法，包括︰形成掺杂一第一掺杂物的一掺杂层于一基底内；形成一半导体层于掺杂层上；通过至少图案化半导体层及掺杂层，以形成一鳍结构，使鳍结构包括具有半导体层的一沟道区及具有掺杂层的一阱区；形成一隔离绝缘层，使鳍结构的沟道区突出于该隔离绝缘层，而鳍结构的阱区埋入于隔离绝缘层内；以及形成一栅极结构于部分的鳍结构及隔离绝缘层上方。半导体层为一掺杂的硅层及一未掺杂的硅层的其中的至少一者。

根据一些实施例，本公开提供一种半导体装置的制造方法，包括︰形成用于p型阱的一第一掺杂层于一基底内，第一掺杂层包括一第一掺杂物；形成用于n型阱的一第二掺杂层于基底内，第二掺杂层包括一第二掺杂物；形成一半导体层于基底的第一掺杂层及该第二掺杂层的上方；通过图案化半导体层及第一掺杂层以形成一第一鳍结构，且通过图案化半导体层及第二掺杂层以形成一第二鳍结构；形成一隔离绝缘层，使第一鳍结构及第二鳍结构的上部突出于隔离绝缘层，且第一鳍结构及第二鳍结构的下部埋入于隔离绝缘层内；以及形成一栅极结构于第一鳍结构及第二鳍结构的其中至少一者上方。半导体层为一掺杂的硅层及一未掺杂的硅层的其中的至少一者。

根据一些实施例，本公开提供一种半导体装置，具有一鳍式场效晶体管，且半导体装置包括︰一鳍结构，包括掺杂一第一掺杂物的一阱层及一沟道层；一隔离绝缘层，其中鳍结构的沟道层突出于隔离绝缘层，而阱层埋入于隔离绝缘层内；以及一栅极结构，设置于至少一部分的沟道层及隔离绝缘层上方。在鳍结构内，第一掺杂物沿一深度方向的浓度非对称于对应第一掺杂物的峰值浓度的位置。

附图说明

图1绘示出根据本公开一些实施例的具有鳍结构的半导体场效晶体管(FET)装置。

图2至图13绘示出根据本公开一些实施例的制造具有鳍结构的半导体FET装置的操作步骤顺序。

图14及图15绘示出根据本公开一些实施例的制造具有鳍结构的半导体FET装置的操作步骤。

图16及图17绘示出根据本公开一些实施例的制造具有鳍结构的半导体FET装置的操作步骤。

图18及图19绘示出根据本公开一些实施例的制造具有鳍结构的半导体FET装置的操作步骤。

图20至图28绘示出根据本公开一些实施例的制造具有鳍结构的半导体FET装置的操作步骤顺序。

图29绘示出鳍结构于不同深度的掺杂浓度。

图30绘示出鳍结构于不同深度的掺杂浓度。

其中，附图标记说明如下：

10、12、14、950、1650、1850、2450 鳍结构