[发明专利]激光再晶化GeCMOS器件及其制备方法

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种激光再晶化Ge CMOS器件及其制备方法。

背景技术

随着MOS器件特征尺寸的不断缩小，制造工艺的复杂程度也在不断增加，相应地实现大批量生产的设备投资规模也越来越大。通过改进器件结构、工艺、或采用新材料，提高沟道内载流子的迁移率，按已有的特征尺寸，利用已有的生产设备条件加工MOS器件，不但达到提高器件性能的目的，还可延长已有生产线的使用寿命。因此，开发高迁移率沟道的MOS器件，对提高器件与集成电路的性能，促进微电子学和集成电路技术的长远发展具有十分重要的应用价值和意义。

普通硅(Si)的电子迁移率约1350～1500cm²/Vs，而空穴迁移率仅约450～500cm²/Vs，低迁移率尤其是空穴迁移率未来将限制极小尺寸CMOS集成电路的发展。在新材料技术中，锗(Ge)沟道技术是非常引人注目的。其中的重要原因是Ge具有很好的空穴迁移率，其值为1900cm²/Vs。Ge材料同时具有较高的电子迁移率和空穴迁移率，这使其能够被更加对称地设计CMOS逻辑电路中的n沟道金属-氧化物-半导体场效应管(n-MOSFETs)和p沟道金属-氧化物-半导体场效应管(p-MOSFETs)。Ge因其与Si同属第IV主族具有与Si十分相似的物理化学性能而与传统的Si CMOS工艺平台高度兼容。正是由于Ge材料的这些突出优点，使其成为最有希望克服目前Si技术瓶颈的新沟道候选材料

但Ge单晶片很昂贵，直接应用到成熟的硅平面工艺中存在技术和经济两方面的问题。考虑到Si单晶片资源丰富、质优价廉，Si工艺又很成熟，在Si单晶衬底上通过外延生长Ge单晶膜来制备CMOS器件是目前研究较多的办法。

目前Si衬底上制备Ge外延层相对成熟，也是最常见的方法是两步生长法。但是，两步生长法仍然无法解决Ge外延层中大量螺位错的出现，需要通过高温退火进一步降低位错密度，然而高温退火中经常会出现Si，Ge相互扩散，影响器件的性能。

发明内容

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种激光再晶化Ge CMOS器件及其制备方法。

具体地，本发明一个实施例提出的一种激光再晶化Ge CMOS器件的制备方法，包括：

S101、选取单晶Si衬底；

S102、在275℃～325℃温度下，利用CVD工艺在所述单晶Si衬底上生长40～50nm的第一Ge籽晶层；

S103、在500℃～600℃温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150～250nm的第二Ge主体层；

S104、利用CVD工艺在所述第二Ge主体层表面上淀积150nmSiO₂层；

S105、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO₂层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm²，激光移动速度为25mm/s；

S106、自然冷却整个衬底材料；

S107、利用干法刻蚀工艺刻蚀所述SiO₂层，得到所述Ge/Si虚衬底材料；

S108、在500～600℃温度下，利用CVD工艺在所述Ge/Si虚衬底表面淀积厚度为900～950nm的P型Ge层，掺杂浓度为1×10¹⁶～5×10¹⁶cm^-3；

S109、利用干法刻蚀工艺，在整个衬底材料上刻蚀出深度为100～150nm的浅槽；

S110、在750℃～850℃温度下，利用CVD工艺在整个衬底表面淀积SiO₂材料，将所述浅槽内填满；

S111、利用CVD工艺在SiO₂材料表面淀积厚度为20～30nm的Si₃N₄材料；

S112、利用CMP方法去除部分SiO₂材料与Si₃N₄材料，去除厚度等于Si₃N₄材料的厚度；

S113、利用各向异性的干法刻蚀工艺刻蚀掉整个衬底表面的SiO₂材料，形成浅槽隔离；