[发明专利]一种半导体器件及制备方法、电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及制备方法、电子装置。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。

随着CMOS器件的不断缩小来自制造和设计方面的挑战促使三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。

随着半导体器件尺寸的不断缩小，接触孔的尺寸也越来越小，导致层间介电层的厚度更厚，以适应所述尺寸较小的接触孔的深宽比。其中，所述接触孔的金属蚀刻中通常会形成的凹陷，使得所述接触孔与金属栅极之间的距离减小，从而使器件的性能降低。

此外，在FinFET器件中，在金属栅极的两侧形成的接触孔与其他金属栅极之间平行，而且距离较近，给器件的可靠性带来很大的挑战，例如很容易发生漏电流等问题。

为了解决该问题通常在所述金属栅极中对所述导电层进行回蚀刻，以在所述导电层上方形成凹槽，然后在所述凹槽中形成覆盖层，但是由于所述凹槽的蚀刻不仅使工艺步骤繁琐，而且不易控制，使器件的性能和良率降低。

因此，有必要提出一种新的半导体器件及制备方法，以解决现有的技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供了一种半导体器件的制备方法，所述方法包括：

提供半导体衬底，在所述半导体衬底上形成有鳍片以及位于所述鳍片上的金属栅极，所述金属栅极至少包括位于顶部的导电层；

在所述导电层的上方形成覆盖层，以覆盖所述导电层；

在所述覆盖层和所述半导体衬底上形成牺牲层，以覆盖所述覆盖层和所述半导体衬底；

图案化所述牺牲层，以在所述金属栅极上和/或所述金属栅极两侧的源漏上形成接触孔开口。

可选地，图案化所述牺牲层的步骤中包括通过通式为C_xH_yF_z气体蚀刻所述牺牲层的步骤，其中，x，y和z为正整数。

可选地，在通过C_xH_yF_z气体蚀刻所述牺牲层之后还包括选用脉冲蚀刻法对所述牺牲层进一步蚀刻的步骤。

可选地，在通过C_xH_yF_z气体蚀刻所述牺牲层之后还包括通过C₅HF₇和/或CF₃I对所述牺牲层进一步蚀刻的步骤。

可选地，在所述导电层的上方形成覆盖层的步骤包括：

在所述导电层上方形成覆盖材料层，以覆盖所述金属栅极；

对所述导电层上方两侧的所述覆盖材料层进行等离子体处理，以得到改性的覆盖材料层；

去除所述改性的覆盖材料层，以得到所述覆盖层。

可选地，选用H₂或He等离子体对所述导电层上方两侧的所述覆盖材料层进行等离子体处理。

可选地，所述覆盖层包括氮化物。

可选地，所述牺牲层包括氧化物。

本发明还提供了一种基于上述的方法制备得到的半导体器件，所述半导体器件包括：

半导体衬底；

鳍片，位于所述半导体衬底上；

金属栅极，位于所述鳍片上并且环绕所述鳍片，所述金属栅极至少包括位于顶部的导电层；

覆盖层，位于所述导电层的上方；

牺牲层，位于所述覆盖层和所述半导体衬底上；

接触孔开口，位于所述牺牲层中，露出所述覆盖层和/或所述金属栅极两侧的源漏。

可选地，所述覆盖层包括氮化物；

所述牺牲层包括氧化物。

本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。