[发明专利]高分辨率大范围时间间隔测量仪在审

专利信息
申请号: 201610732292.7 申请日: 2016-08-27
公开(公告)号: CN107783413A 公开(公告)日: 2018-03-09
发明(设计)人: 由国峰 申请(专利权)人: 由国峰
主分类号: G04F10/04 分类号: G04F10/04
代理公司: 暂无信息 代理人: 暂无信息
地址: 110167 辽宁省沈阳市*** 国省代码: 辽宁;21
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 高分辨率 范围 时间 间隔 测量仪
【说明书】:

所属技术领域

发明涉及高分辨率大范围时间间隔测量仪。

背景技术

时间间隔测量仪在兵器试验、武器研发、核物理试验等方面具有广泛的应用领域。目前,时间间隔测量仪中常用的时间间隔测量方法是直接计数法和数字内插法,直接计数法是通过计数电路记录两个间隔脉冲之间所经历的标准时钟周期个数,从而计算出两脉冲信号的时间间隔,该方法具有测量原理简单,测量范围大等优点,由于测量分辨率受标准计数时钟频率的限制,所以测量分辨率低,不适合高分辨率时间间隔测量,数字内插法是通过时间数字转换法结合各种不同的插入法来实现时间间隔测量,具有线性度好、测量分辨率高、电路设计简单等优点。近年来。基于数字内插法的高分辨率专用测量芯片已经得到大量的应用。其中典型代表是ACAM公司的TDC-GP2测量芯片,该芯片具有65ps的测量分辨率,可以满足高分辨率时间间隔测量的需求,但是,由于该芯片测量范围窄,最大值仅为4ms,当要求高分辨率大范围时间间隔测量时,仅仅使用该芯片已经无法满。

发明内容

为解决上述问题,本发明设计了高分辨率大范围时间间隔测量仪。

本发明解决其技术问题所采用的技术方案是。

高分辨率大范围时间间隔测量仪由粗计时电路模块,精计时电路模块和固定电容组,动态可调电容组成。

所述粗计时电路模块,粗计时电路模块由主控制单片机电路、CPLD逻辑器件、比较电路、显示电路等组成。主控制单片机采用STC公司的STC12C5A60S2控制整个电路的工作流程和逻辑电路的工作时序,具有两路串行异步口,可以接收两个精计时电路模块的测量数据,CPLD逻辑器件采用ALTERA公司的MAX7128S芯片是整个粗计时电路模块的核心。

所述精计时电路模块,包括起始信号精计时电路模块和截止信号精计时电路两个模块。主要由单片机控制电路、测量电路、显示电路、电源电路和通信电路组成。

所述逻辑电路,由CPLD芯片完成,配合单片机的读(RD)、写(WR)控制线,实现对整体逻辑电路工作时序的控制,逻辑电路包括地址译码器、计数值锁存器、24位计数器、输入控制逻辑4大部分。

本发明的有益效果是,基于直接计数法与数字内插法相结合的测量方法研制了一种高分辨率大范围时间间隔测量。仪器采用单片机、CPLD可编程逻辑器件、专用时间-数字转化片TDC-GP2,粗-精计时电路模块。该仪器具有测量范围宽、测量分辨率高、结构简单、体积小、工作稳定等优点,具有广阔的前景和价值。

附图说明

下面结合附图对本发明进一步说明。

图1是时间间隔测量仪组成框图。

图2是粗计时电路模块组成框图。

图3是精计时电路模块组成框图。

图4是CPLD逻辑电路组成框图。

具体实施方式

在图1中,高分辨率大范围时间间隔测量仪主要由起始信号精计时电路模块、截止信号精计时电路模块、粗计时电路模块、触发信号输入电路、输出显示电路5部分组成。

在图2中,当起始信号进入时,由CPLD逻辑器件构成的24位计数器使能端被使能,开始进行计数,计数器对10MHz标准时钟信号的每一个上升沿(或下降沿)进行计数,当截止信号进入时,计数器停止计数,同时将计数值锁存到CPLD逻辑器件构成的锁存器电路中!计数器被清零,等待下次测量。测量结束后,主控制单片机读取锁存器中的计数值,将读取后的计数值与两个异步串行口接收到的精计时电路模块测量到的数据进行数据整合运算,通过1602字符型液晶显示测量结果。

在图3中,START管脚连接起始信号,作为开门脉冲信号,STOP管脚连接10MHz标准时钟信号,作为关门脉冲信号,精计时电路模块中时间间隔值的测量主要由TDC-GP2测量芯片完成,初始化后的TDC-GP2测量芯片的START管脚接收到开门脉冲信号后开始工作!按照预先设置的测量范围、采样次数进行采样,当测量芯片的STOP管脚接收到关门脉冲信号后停止计时,TDC-GP2测量芯片内部的算术逻辑单元(ALU)开始处理测量数据并把结果送入输出寄存器,同时ALU被清空,而后单片机读取测量芯片输出寄存器中的测量数据并把测量数据通过异步串行口发送到粗计电路模块。

在图4中,计数逻辑电路由CPLD芯片完成,配合单片机的读(RD)、写(WR)控制线,实现对整体逻辑电路工作时序的控制,逻辑电路包括地址译码器、计数值锁存器、24位计数器、输入控制逻辑4大部分。地址译码器由两个译码电路IP核和1个74L373锁存器构成产生控制粗计时逻辑电路的写控制选通线和读控制选通线计数值锁存器由3个74L373锁存器构成,实现对计数值的存储。24位计数器由一个计数IP核构成,通过它来对起始信号和截止信号之间的时钟信号脉冲个数进行计数,当写控制线选通后,输入控制逻辑电路会置高24位计数器的使能端,起始信号进入后,计数器开始计数,截止信号进入后,计数器使能端被置低,计数器停止计数,计数值被锁存在锁存器中,当读控制选通线被选通后,单片机通过P0口依次读取锁存器中的计数值。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于由国峰,未经由国峰许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201610732292.7/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top