[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构及其制造方法。

背景技术

随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET的开关速度等好处。

然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生，使晶体管的沟道漏电流增大。

为了减小短沟道效应对半导体器件的影响，降低沟道漏电流，超浅结技术被开发出来，超浅结可以较好地改善器件的短沟道效应，但是随着器件尺寸及性能的进一步提高，结漏电流现象是超浅结技术越来越需要解决的问题。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，相比平面MOSFET，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

但是，即使在超浅结技术中引入FinFET结构，现有技术半导体结构的电学性仍能有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其制造方法，优化半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构的制造方法，包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部；形成横跨所述鳍部且覆盖部分鳍部顶部和侧壁表面的栅极结构；去除所述栅极结构两侧的鳍部，在所述栅极结构两侧形成露出所述衬底的凹槽；对所述凹槽底部的衬底进行离子掺杂，在所述凹槽底部的衬底内形成防扩散掺杂区；形成所述防扩散掺杂区后，在所述凹槽内形成应力层，并在所述应力层内形成源漏掺杂区。

可选的，所述基底用于形成N型晶体管，所述离子掺杂的步骤采用N离子和C离子中的一种或两种。

可选的，所述基底用于形成P型晶体管，所述离子掺杂的步骤采用N离子、C离子和F离子中的一种或多种。

可选的，在所述凹槽底部的衬底内形成防扩散掺杂区的步骤包括：对所述凹槽底部的衬底进行离子注入工艺。

可选的，掺杂离子包括F离子，所述离子注入工艺的步骤中，F离子的注入离子能量为4KeV至20KeV，注入离子剂量为1E14原子每平方厘米至1E15原子每平方厘米，注入角度为0度至25度；掺杂离子包括N离子，所述离子注入工艺的步骤中，N离子的注入离子能量为4KeV至20KeV，注入离子剂量为5E13原子每平方厘米至1E15原子每平方厘米，注入角度为0度至25度；掺杂离子包括C离子，所述离子注入工艺的步骤中，C离子的注入离子能量为2KeV至10KeV，注入离子剂量为1E14原子每平方厘米至5E14原子每平方厘米，注入角度为0度至25度。

可选的，对所述凹槽底部的衬底进行离子掺杂后，在所述凹槽内形成应力层，并在所述应力层内形成源漏掺杂区之前，所述制造方法还包括：对所述基底进行退火处理。

可选的，所述退火处理为尖峰退火工艺；所述尖峰退火工艺的工艺参数包括：退火温度为950摄氏度至1050摄氏度，压强为一个标准大气压。

可选的，所述退火处理为快速热退火工艺；所述快速热退火工艺的工艺参数包括：退火温度为900℃至1050℃，退火时间为1分钟至20分钟，压强为一个标准大气压。

可选的，在所述栅极结构两侧形成露出所述衬底的凹槽后，在所述凹槽内形成应力层，并在所述应力层内形成源漏掺杂区之前，所述制造方法还包括：对靠近所述栅极结构一侧的凹槽侧壁进行轻掺杂注入工艺，在所述鳍部侧壁内形成轻掺杂区；或者，对靠近所述栅极结构一侧的凹槽侧壁进行口袋注入工艺，在所述鳍部侧壁内形成口袋区。

可选的，在所述栅极结构两侧形成露出所述衬底的凹槽后，形成所述轻掺杂区或口袋区之前，所述制造方法还包括：沿平行于所述衬底表面的方向，去除所述栅极结构两侧部分宽度的鳍部。

可选的，去除所述栅极结构两侧部分宽度的鳍部的步骤中，沿平行于所述衬底表面的方向，使所述鳍部宽度减小20nm至60nm。