[发明专利]一种高速任意波形产生电路在审

专利信息
申请号: 201610747633.8 申请日: 2016-08-30
公开(公告)号: CN107783590A 公开(公告)日: 2018-03-09
发明(设计)人: 马晓伟 申请(专利权)人: 马晓伟
主分类号: G06F1/02 分类号: G06F1/02
代理公司: 暂无信息 代理人: 暂无信息
地址: 110179 辽宁省*** 国省代码: 辽宁;21
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 高速 任意 波形 产生 电路
【权利要求书】:

1.一种高速任意波形产生电路,其特征是:高速任意波形产生电路由时钟电路、DAC电路、AD9739同步电路、DAC变压器耦合电路、DAC放大器输出电路组成。

2.根据权利要求1所述的一种高速任意波形产生电路,其特征是:所述时钟电路共有两路DAC,每路DAC均工作在>=1GSPS的转换速率下,系统采用ADF4350作为系统时钟源,再通过专用时钟扇出芯片ADCLK946实现多路时钟信号输出,同时驱动两路DAC。

3.根据权利要求1所述的一种高速任意波形产生电路,其特征是:所述的DAC电路中,ADF4350与ADCLK946采用交流耦合方式连接,在ADCLK946输入端将VT和VREF信号通过一个电容连接到地实现100欧的差分端接ADF4350的一对差分输出直接用过隔直电容耦合到输入端。

4.根据权利要求1所述的一种高速任意波形产生电路,其特征是:所述的DAC电路输出端需要采用下拉电阻将输出信号拉低以产生低电平信号,ADCLK946与AD9739之间时钟信号线采用100欧差分带状线设计。

5.根据权利要求1所述的一种高速任意波形产生电路,其特征是:所述AD9739同步电路中,两路DAC主时钟DAC_ CLK信号通过ADCLK946扇出实现同步,两片DAC的DCO时钟信号分别接到FPGA的FPLL时钟引脚上,直接用于DAC接口数据的产生。

6.根据权利要求1所述的一种高速任意波形产生电路,其特征是:所述DAC变压器耦合输出在采用变压器输出结构时,先将DAC差分电流输出转换为电压,再驱动变压器初级线圈,将差分信号转换为单端信号。

7.根据权利要求1所述的一种高速任意波形产生电路,其特征是:所述DAC放大器输出电路采用运算放大器作为输出级电路,DAC输出电流首先通过输出端电阻转换为电压,再把电压信号进行放大。

8.根据权利要求1所述的一种高速任意波形产生电路,其特征是:所述DAC放大器输出电路中,在输出端,共模电压可以通过VOCM进行设置,输出信号通过串接电阻可以与传输线阻抗进行匹配。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于马晓伟,未经马晓伟许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201610747633.8/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top