[发明专利]一种半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制作方法，所述制作方法包括：提供基底，所述基底中包括硅区和浅沟槽隔离结构；在所述硅区中形成定义源/漏区的凹槽；在所述凹槽中形成SiGe层；在所述SiGe层上形成第一覆盖层；回蚀刻所述浅沟槽隔离结构，以暴露所述SiGe层的侧壁；在所述SiGe层侧壁上形成第二覆盖层；在所述浅沟槽隔离结构及所述第一覆盖层和第二覆盖层上沉积氧化物层。根据本发明提出的半导体器件的制造方法，可在作为源/漏区的SiGe层顶部与侧壁上形成覆盖层，所述覆盖层可作为SiGe层与浅沟槽隔离结构之间的保护层，并可以避免后续工艺对SiGe层的损伤。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法。

背景技术

嵌入式锗硅源漏技术(embedded SiGe，eSiGe)是一种用来提高PMOS性能的应变硅技术。它是通过在沟道中产生单轴压应力来增加PMOS的空穴迁移率，从而提高晶体管的电流驱动能力，是45nm及以下技术代高性能工艺中的核心技术。其原理是通过在Si上刻蚀出凹槽作为源漏区，在凹槽中选择性地外延生长SiGe层，利用SiGe晶格常数与Si不匹配，使沿沟道方向的Si受到压缩产生压应力，从而提高了沟道Si中的空穴迁移率。

然而，嵌入式锗硅源漏技术也存在着一些挑战。例如，为了使得应力接近通道并且改善层间电介质(ILD)间隙填充窗口(FillMargin)，通常会在形成源/漏区之后去除位于栅极结构两侧的间隙壁结构，即应力接近技术(SPT)。而由于实际形成的STI表面略低于半导体衬底的表面，导致STI/SiGe界面处的SiGe部分暴露产生弱点(weak point)，在SPT工艺过程中所使用的磷酸(HPO)或1号标准清洗溶液(SC1)等很容易对STI/SiGe界面处暴露的SiGe造成损伤。

因此，有必要提出一种半导体器件及其制造方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：

提供基底，所述基底中包括硅区和浅沟槽隔离结构；

在所述硅区中形成定义源/漏区的凹槽；

在所述凹槽中形成SiGe层；

在所述SiGe层上形成第一覆盖层；

回蚀刻所述浅沟槽隔离结构，以暴露所述SiGe层的侧壁；

在所述SiGe层侧壁上形成第二覆盖层；

在所述浅沟槽隔离结构及所述第一覆盖层和第二覆盖层上沉积氧化物层。

示例性地，所述SiGe层包括SiGe种子层及SiGe主体层。

示例性地，所述SiGe层的形成方法为外延生长法。

示例性地，形成所述氧化物层的方法包括先沉积氧化物层，再湿法刻蚀所述氧化物层，直到暴露所述第一覆盖层的顶部。

示例性地，所述第一覆盖层和第二覆盖层均为Si层。

示例性地，所述第一覆盖层的材料包括SiB、SiGe、SiGeB、SiC或SiCB。

示例性地，所述第一覆盖层的厚度为5埃到200埃。

示例性地，所述第二覆盖层的厚度为5埃到300埃。

示例性地，所述氧化物层的材料包括硼磷硅玻璃、磷硅玻璃或深紫外线吸收氧化物。

示例性地，回蚀刻所述浅沟槽隔离结构所采用的刻蚀液为稀氢氟酸。

本发明还提供一种采用上述方法制备的半导体器件，包括：

基底，所述基底中包括硅区和浅沟槽隔离结构；