[发明专利]三重图形化的方法

说明书

一种三重图形化的方法，包括：提供基底，基底表面形成有掩模层；提供目标图形，定义出基底上待图形化的区域，目标图形包括沿第一方向延伸的第一边界和第二边界、以及沿第二方向延伸的第三边界和第四边界；对掩模层进行第一图形化处理，去除第一部分掩模层，第一部分掩模层与第一边界间隔第一预设距离；对掩模层进行第二图形化处理，去除第二部分掩模层，第二部分掩模层与第二边界间隔第二预设距离；对掩模层进行第三图形化处理，去除第三部分掩模层，第三部分掩模层位于目标图形之外且与第三边界和第四边界相邻；以剩余的掩模层为掩模刻蚀基底，形成图形化区域。本发明实施例的三重图形化方法增大基底上的图形密度、减小图形间距。

技术领域

本发明涉及半导体制造领域中的图形化方法，尤其涉及一种三重图形化的方法。

背景技术

在半导体制造工艺中，光刻(photolithography)是常用的一种图形化方法。然而光刻工艺会限制所形成的图形的最小节距(pitch)，因而也限制了集成电路向更小尺寸、更高密度方向的发展。

双重图形化(Double Patterning Technology，DPT)是一种能够使光刻工艺克服光刻分辨率极限的方法。双重图形化主要包含两种传统的方法：微影-刻蚀-微影-刻蚀(Litho-Etch-Litho-Etch，LELE)和自对准双重图形化(Self-aligned DoublePatterning,SADP)。其中LELE方法按图案类型又可以分为两种：刻蚀沟槽(trench)/通孔(via)形状和线(line)/间隔(space)形状，而对于后者刻蚀line/space形状的双重图形化制造工艺通常过于复杂。

SADP方法因其工艺简单而被广泛应用，也能够在一定程度上增大半导体衬底上的图形密度、以及减小相邻图形的间距，但采用自对准双重图形化方法形成的图形尺寸仍然受到工艺限制，对于更为复杂的技术需求仍然面临增大图形密度的问题。

因此，需要一种能够进一步提高图形密度的方法。

发明内容

本发明解决的技术问题是提供一种三重图形化的方法，以进一步提高半导体衬底上的图形密度、缩小相邻图形的间距。

为解决上述技术问题，本发明实施例提供一种三重图形化的方法，包括：提供基底，所述基底表面形成有掩模层；提供目标图形，所述目标图形用于定义所述基底上待图形化的区域，所述目标图形包括：沿第一方向延伸的第一边界和第二边界、以及沿第二方向延伸的第三边界和第四边界，其中所述第一方向垂直于所述第二方向；对所述掩模层进行第一图形化处理，去除第一部分掩模层，所述第一部分掩模层位于所述目标图形之外所述第一边界的一侧，且与所述第一边界间隔第一预设距离；对所述掩模层进行第二图形化处理，去除第二部分掩模层，所述第二部分掩模层位于所述目标图形之外所述第二边界的一侧，且与所述第二边界间隔第二预设距离；对所述掩模层进行第三图形化处理，去除第三部分掩模层，所述第三部分掩模层位于所述目标图形之外且与所述第三边界和第四边界相邻；以去除所述第一部分掩模层、第二部分掩模层和第三部分掩模层后剩余的掩模层为掩模刻蚀所述基底，在所述基底内形成与所述目标图形对应的图形化的区域。

可选地，所述第一部分掩模层沿所述第一方向的尺寸大于所述目标图形沿所述第一方向的尺寸。

可选地，所述第一部分掩模层具有沿所述第一方向延伸的第五边界，所述第五边界介于所述目标图形和所述第一部分掩模层之间，且所述第五边界与所述第一边界间隔所述第一预设距离。

可选地，所述第五边界的两端分别比所述第一边界的两端长35nm至50nm。

可选地，所述第五边界的两端分别比所述第一边界的两端长45nm。

可选地，所述第二部分掩模层沿所述第一方向的尺寸大于所述目标图形沿所述第一方向的尺寸。