[发明专利]存储装置以及该装置中的数据保存方法

说明书

本申请要求以美国临时专利申请62/319,674号(申请日：2016年4月7日)为在先申请的优先权。本申请通过参照该在先申请而包括在先申请的全部内容。

技术领域

本实施方式通常涉及存储装置以及该装置中的数据保存方法。

背景技术

存储装置、例如磁盘装置、固态硬盘(SSD)为了使来自主机系统(主机)的访问的高速化，一般具备高速缓存(cache)。高速缓存用于存储由来自主机的写入指令确定的数据(写入数据)以及根据来自主机的读取指令而从盘读出的数据。

高速缓存通常使用易失性存储器来实现。因此，存储于高速缓存的数据、也即是高速缓存数据会由于向存储装置供给的电力的切断(电源切断)而从该高速缓存中消失。

为了避免由该电源切断导致的高速缓存数据的消失、也即是为了保护高速缓存数据免受电源切断的影响，以往提出了各种方法。这些方法之一是如下方法：在电源切断时使用备用电源，将高速缓存数据保存于存在多个种类的非易失性存储部中的可以高速地访问的闪速ROM那样的非易失性存储器中。使用该方法而提供的高速缓存数据保护功能也被称为断电保护(PLP：Power Loss Protection)功能。

但是，即便利用PLP功能，也难以在可以从备用电源供给电力的时间(可以备份的时间)内非易失地保存所有的高速缓存数据。于是，要求缩短电源切断时的高速缓存数据的保存所需的时间。

发明内容

本实施方式提供一种能够缩短高速缓存数据的保存所需的时间的存储装置以及该装置中的数据保存方法。

实施方式的存储装置包括非易失性存储介质、易失性存储器、多个非易失性存储器以及控制器。所述易失性存储器包含用于至少将要写入所述非易失性存储介质的写入数据作为高速缓存数据来存储的高速缓存。所述多个非易失性存储器能够以比所述非易失性存储介质快的速度进行访问。所述控制器与切断向所述存储装置的电力供给相应地将所述高速缓存内的高速缓存数据保存于所述多个非易失性存储器。所述控制器基于所述多个非易失性存储器是否处于繁忙状态来调整所述多个非易失性存储器用于保存高速缓存数据的顺序。

附图说明

图1是示出实施方式所涉及的磁盘装置的典型构成的框图。

图2是示出表示图1所示的高速缓存中的高速缓存数据存储状态的存储器映射的例子的图。

图3是示出图1所示的保存管理表的数据构造例的图。

图4是示出图1所示的目标闪速ROM(FROM)用缺陷(defect)管理表的数据构造例的图。

图5是示出上述实施方式中的数据保存处理的典型步骤的流程图。

图6是示出数据保存处理所包含的第1保存处理的典型步骤的流程图。

图7是示出数据保存处理所包含的第2保存处理的典型步骤的流程图。

图8是用于说明数据保存处理中的目标闪速ROM(FROM)的典型的切换以及针对目标FROM的典型的数据保存的图。

图9是示出在数据保存处理中保存于FROM的保存管理表的内容的例子的图。

图10是示出上述实施方式中的数据复原处理的典型步骤的流程图。

具体实施方式

以下，参照附图对各种实施方式进行说明。

图1是示出实施方式所涉及的磁盘装置(以下，也记为硬盘驱动器(HDD))的典型构成的框图。磁盘装置是存储装置的一例。图1所示的HDD具备：头盘组件(HDA)11、驱动器IC12、控制器13、DRAM14、多个闪速ROM(FROM)(例如4个FROM15_0至15_3)以及备用电源16。

HDA11包括盘110。盘110例如是在其至少一方的面具备对数据进行磁记录的记录面的非易失性存储介质。HDA11还包括头、主轴马达(SPM)以及致动器等众所周知的机械要素。但是，这些要素在图1中被省略。

驱动器IC12根据控制器13(更详细而言是控制器13内的CPU133)的控制，驱动SPM以及致动器。控制器13例如使用将多个元件集成于单一芯片的被称为片上系统(system-on-a-chip；SOC)的大规模集成电路(LSI)来实现。控制器13包括：主机接口控制器(以下，称为HIF控制器)131、盘接口控制器(以下，称为DIF控制器)132以及CPU133。

HIF控制器131经由主机接口20与主机装置(以下，称为主机)连接。HIF控制器131受理从主机传输的指令(写入指令、读取指令等)。HIF控制器131控制主机与DRAM14之间的数据传输。