[发明专利]利用验证的安全可靠位存储

说明书

技术领域

本申请案大体上涉及信息存储装置，并且更具体地说涉及具有改进的安全性的位存储装置。

背景技术

数字半导体装置通常依赖于保存重要决策标准的重要存储元件。该决策标准可以是用信号表示‘装置安全’或‘功能锁定’或对于安全系统至关重要的任何类型的类似信息的标志。可能存在仅一个、几个或几十个此类项，但在任何情况下，对那些值的保护必定是实施安全性方面的任何系统的主要问题。如果此保护不能实现，那么任何其它安全机制都将不符合标准，因为对于破坏装置安全性的任何尝试，那些值都将是第一攻击点。

随着已经发现缺陷，对此类值的保护已经逐渐地演进且被利用，且已经临时地研发出技术来解决那些缺陷。缺乏稳定的解决方案使得该循环保持下去。

发明内容

根据本发明的一个方面，提供一种位存储装置，包括：

包括第一输出端的第一寄存器，所述第一寄存器被配置成存储实际值且所述第一输出端被配置成提供第一输出值；

包括第二输出端的第二寄存器，所述第二寄存器被配置成存储相反值，其中在所述第二寄存器的所述第二输出端处的第二输出值与在所述第一寄存器的所述第一输出端处的第一输出值相反；

包括第三输出端的第三寄存器，所述第三寄存器被配置成存储差分实际值；

包括第四输出端的第四寄存器，所述第四寄存器被配置成存储差分相反值，其中在所述第四输出端处的所述差分相反值与在所述第三寄存器的所述第三输出端处的所述差分实际值相反；

验证电路，所述验证电路包括耦合到所述第一寄存器的所述第一输出端的第一验证输入，耦合到所述第二寄存器的所述第二输出端的第二验证输入，耦合到所述第三寄存器的所述第三输出端的第三验证输入，耦合到所述第四寄存器的所述第四输出端的第四验证输入，以及用于提供有效性指示的有效性输出；以及

写入电路，所述写入电路具有耦合到所述第一寄存器的第一写入电路输入端，耦合到所述第二寄存器的第二写入电路输入端，耦合到所述第三寄存器的第三写入电路输入端，以及耦合到所述第四寄存器的第四写入电路输入端，所述写入电路被配置成在第一时钟边沿处使得所述第一寄存器存储所述实际值且造成第一其它存储操作，所述第一其它存储操作选自由以下各项构成的第一群组：使得所述第二寄存器存储所述相反值以及使得所述第四寄存器存储所述差分相反值；所述写入电路被配置成在第二时钟边沿处使得所述第三寄存器存储所述差分实际值且造成第二其它存储操作，所述第二其它存储操作选自由以下各项构成的第二群组：使得所述第二寄存器存储所述相反值以及使得所述第四寄存器存储所述差分相反值，其中所述第二其它存储操作在与所述第一其它存储操作不同的寄存器上执行。

根据本发明的另一个方面，提供一种方法，包括：

在实际值输入端处接收实际值且在相反值输入端处接收相反值；

在第一时钟边沿处，将所述实际值存储在第一寄存器中且执行第一其它存储操作，所述第一其它存储操作选自由以下各项构成的第一群组：将所述相反值存储在第二寄存器中，以及将差分相反值存储在第四寄存器中；

在与所述第一时钟边沿之间具有时间偏移的第二时钟边沿处，将所述差分实际值存储在第三寄存器中且执行第二其它存储操作，所述第二其它存储操作选自由以下各项构成的第二群组：将所述相反值存储在所述第二寄存器中，以及将所述差分相反值存储在所述第四寄存器中，其中所述第二其它存储操作在与所述第一其它存储操作不同的寄存器上执行。

根据本发明的另一个方面，提供一种集成电路(IC)，包括：

包括第一输出端的第一寄存器，所述第一寄存器被配置成存储实际值，所述第一输出端被配置成提供第一输出值；

包括第二输出端的第二寄存器，所述第二寄存器被配置成存储相反值，其中所述相反值与所述实际值相反，所述第二输出端被配置成提供第二输出值；

包括第三输出端的第三寄存器，所述第三寄存器被配置成存储差分实际值；

包括第四输出端的第四寄存器，所述第四寄存器被配置成存储差分相反值，其中所述差分相反值与所述差分实际值相反；

验证电路，所述验证电路包括耦合到所述第一寄存器的所述第一输出端的第一验证输入，耦合到所述第二寄存器的所述第二输出端的第二验证输入，耦合到所述第三寄存器的所述第三输出端的第三验证输入，以及耦合到所述第四寄存器的所述第四输出端的第四验证输入，以及用于基于从所述第一、第二、第三和第四寄存器接收的输出值来提供有效性指示的有效性输出；以及