[发明专利]时脉数据回复模块

说明书

一种时脉数据回复模块，其包含时脉数据回复回路与展频时脉追踪电路。时脉数据回复回路包含时脉数据回复单元与相位内插单元。时脉数据回复单元依据数据信号产生相位信号，相位内插单元依据相位信号与参考时脉信号产生数据时脉信号与边缘时脉信号。展频时脉追踪电路依据数据信号产生参考时脉信号。时脉数据回复单元更依据数据信号、数据时脉信号以及边缘时脉信号产生相位信号。展频时脉追踪电路与时脉数据回复回路为解耦配置。因此，解耦后的时脉数据回复回路与展频时脉电路得以分别实施不同的相位内插解析度，让其各自达到相位内插解析度的全局最佳解，借以提升相位与频率追踪的精准度与效率，从而符合显示端口对于信号抖动容许度的规定。

技术领域

本发明是关于一种信号处理电路，特别是关于一种时脉数据回复模块。

背景技术

随着信号传输技术的快速发展，接收端对于信号抖动容许度(jitter tolerance)的要求日趋严格。因此，为了达到更趋严格信号抖动容许度，通常会于接收端中设置时脉数据回复(Clock and Data Recovery，CDR)电路以还原受到信号抖动影响的数据信号。

然而，除了数据信号于传送时所造成的信号抖动外，时脉数据回复电路本身的运作亦会造成数据信号的信号抖动。为了降低时脉数据回复电路所产生的信号抖动，一般作法为增加相位追踪电路中的相位内插器(Phase Interpolator，PI)的相位内插解析度(PIresolution)，但此种作法却与频率追踪电路中的相位内插器运作时需要较小的相位内插解析度的作法背离。

因此，如何在兼顾时脉数据回复电路的运作与整体信号抖动降低的前提下，进行时脉数据回复模块的设计，是一大挑战。

发明内容

本发明揭示的一方面是关于一种时脉数据回复模块包含时脉数据回复回路与展频时脉追踪电路。时脉数据回复回路包含时脉数据回复单元与第一相位内插单元，且第一相位内插单元耦接于时脉数据回复单元。时脉数据回复单元用以依据数据信号而产生相位信号，第一相位内插单元用以依据相位信号与参考时脉信号而产生数据时脉信号与边缘时脉信号。展频时脉追踪电路用以依据数据信号而产生参考时脉信号，并将参考时脉信号传送至第一相位内插单元。时脉数据回复单元更依据数据信号、数据时脉信号以及边缘时脉信号而产生相位信号。另外，展频时脉追踪电路与时脉数据回复回路为解耦配置。

在一个或多个实施方式中，时脉数据回复回路还包含取样单元，且取样单元耦接于第一相位内插单元。取样单元用以对数据时脉信号与边缘时脉信号进行取样而产生数据取样信号与边缘取样信号。

在一个或多个实施方式中，时脉数据回复回路还包含位数转换单元，且位数转换单元耦接于取样单元。位数转换单元用以对数据取样信号与边缘取样信号进行位数转换，并将经转换后的数据取样信号与边缘取样信号传送至时脉数据回复单元。

在一个或多个实施方式中，数据取样信号与边缘取样信号皆为二位信号流，且位数转换单元用以将二位信号流转换为四位信号流。

在一个或多个实施方式中，展频时脉追踪电路包含频率侦测单元与频率产生单元。频率侦测单元用以侦测数据信号的频率而产生频率侦测信号。频率产生单元耦接于频率侦测单元，且频率产生单元用以依据频率侦测信号而产生频率信号。

在一个或多个实施方式中，展频时脉追踪电路还包含第二相位内插单元，且第二相位内插单元耦接于频率产生单元。第二相位内插单元用以依据频率信号而产生参考时脉信号，并将参考时脉信号传送至第一相位内插单元。

在一个或多个实施方式中，频率侦测单元耦接于位数转换单元。位数转换单元对数据取样信号与边缘取样信号进行位数转换，并将经转换后的数据取样信号与边缘取样信号传送至频率侦测单元。

在一个或多个实施方式中，数据取样信号与边缘取样信号皆为二位信号流，且位数转换单元用以将二位信号流转换为四位信号流。