[发明专利]集成电路及集成电路的一输入输出接口的测试方法

说明书

本揭露提供一种集成电路及集成电路的一输入输出接口的测试方法。输入输出接口包含一第一输入输出电路及一第二输入输出电路。测试方法包含以下步骤。在一第一周期中，第一输入输出电路依据一第一时脉输入信号产生一第一时脉输出信号。在一第一周期中，使用第一时脉输出信号控制第二输入输出电路，使第二输入输出电路依据一第一数据输入信号产生一第一数据输出信号。在一第一周期中，比较第一数据输入信号及第一数据输出信号以判断第二输入输出电路是否正常操作。

【技术领域】

本揭露是有关于一种集成电路及集成电路的输入输出接口的测试方法。

【背景技术】

集成电路的输入输出接口通常包含多个输入输出电路，在测试输入输出接口的每一个输入输出电路是否正常操作时，通常会使用环回测试(loopback test)，也就是将从输入输出电路的输出端(即传送端)所输出的信号再送回输入输出电路的输入端(即接收端)当作输入信号。之后，比较输入输出电路经由传送端所输出的信号与输入输出电路经由接收端所输入的信号是否相同，以判断输入输出电路是否正常操作。然而，输入输出电路的信号经过传送端再经过接收端之后，可能会产生延迟，因此输入输出电路的接收端的时脉信号必须也要延迟才能产生正确的数据信号，才能正确判断输入输出电路是否正常操作。现有的做法是将输入输出电路的传送端的时脉信号经过补偿元件(如缓冲器)以产生延迟后的时脉信号以作为输入输出电路的接收端的时脉信号。然而，因为制程的变异，集成电路可能会有不同的延迟值，在不同的制程角(Process corners)(例如快快角(FF corner)或者慢慢角(SS corner))会有不同的延迟。因此，很难决定适当的补偿值以确保各种制程的集成电路的输入输出电路都能产生正确的数据信号，来正确地判断输入输出电路是否正常操作。在本领域中，有必要提供一种集成电路及集成电路的输入输出接口的测试方法，以解决不同的制程所导致的无法正确地决定时脉信号的延迟值而无法产生正确的数据信号以判断输入输出电路是否正常操作的情形。

【发明内容】

根据本揭露的一实施例，提供一种集成电路，包含一输入输出接口以及一控制电路。输入输出接口包含一第一输入输出电路及一第二输入输出电路。控制电路产生一第一时脉输入信号及一第一数据输入信号。其中当集成电路操作在一第一周期时，第一输入输出电路依据第一时脉输入信号产生一第一时脉输出信号，第二输入输出电路于第一时脉输出信号的控制下操作，并依据第一数据输入信号产生一第一数据输出信号。控制电路比较第一数据输入信号及第一数据输出信号以判断第二输入输出电路是否正常操作。

根据本揭露的另一实施例，提供一种集成电路的一输入输出接口的测试方法。输入输出接口包含一第一输入输出电路及一第二输入输出电路。测试方法包含以下步骤。在一第一周期中，第一输入输出电路依据一第一时脉输入信号产生一第一时脉输出信号。在一第一周期中，使用第一时脉输出信号控制第二输入输出电路，使第二输入输出电路依据一第一数据输入信号产生一第一数据输出信号。在一第一周期中，比较第一数据输入信号及第一数据输出信号以判断第二输入输出电路是否正常操作。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

【附图说明】

图1A-1B所示为依据本揭露一实施例的集成电路的示意图。

图2所示为依据本揭露一实施例的集成电路的输入输出接口的测试方法的流程图。

图3所示为依据本揭露一实施例的集成电路的示意图。

图4A所示为集成电路在第一周期的操作的示意图。

图4B所示为集成电路在第二周期的操作的示意图。

图5A及图5B所示为依据本揭露一实施例的集成电路分别操作在第一周期及在的二周期的示意图。

图6所示为使用额外的时脉树架构产生作为输入输出电路的时脉信号的集成电路的示意图。