[发明专利]集成电路和存储器件

说明书

一种集成电路可以包括：非易失性存储器，适用于在启动操作期间输出储存的数据；一个或更多个寄存器，适用于在执行启动操作时接收由非易失性存储器输出的数据并且储存接收到的数据；以及一个或更多个内电路，适用于使用储存在一个或更多个寄存器中的数据而操作。在不更新模式下，尽管执行启动操作，也不会执行从非易失性存储器至寄存器的数据更新。

相关申请的交叉引用

本申请要求于2015年12月23日提交的申请号为10-2015-0184919的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种集成电路和存储器件，更具体地，涉及能够执行用于将来自非易失性存储器的数据传送至锁存电路的启动操作的一种集成电路和存储器件。

背景技术

图1为图示了在现有存储器件中的修复操作的示图。

参见图1，存储器件包括：单元阵列110，被配置为包括多个存储单元；行电路120，被配置为激活被行地址R_ADD选中的字线；以及列电路130，被配置为访问(例如，读取或写入)被列地址C_ADD选中的位线。

行熔丝电路140将与失效存储单元相对应的修复行地址REPAIR_R_ADD储存在单元阵列110内。行比较单元150将修复行地址REPAIR_R_ADD与从存储器件的外部提供的行地址R_ADD相比较。当修复行地址REPAIR_R_ADD被确定为与行地址R_ADD相同时，行比较单元150控制行电路120，以激活冗余字线(而不是被行地址R_ADD指定的字线)。

列熔丝电路160将与失效存储单元相对应的修复列地址REPAIR_C_ADD储存在单元阵列110内。列比较单元170将修复列地址REPAIR_C_ADD与从存储器件的外部提供的列地址C_ADD相比较。当修复列地址REPAIR_C_ADD被确定为与列地址C_ADD相同时，列比较单元170控制列电路130，以访问冗余位线(而不是被列地址C_ADD指定的位线)。

在现有的熔丝电路140和160中通常使用激光熔丝。根据熔丝是否已经被切割，激光熔丝储存数据“高”或“低”。激光熔丝能够在晶圆状态下被编程，而在封装体被安装在封装体的内部上之后不能被编程。此外，由于间距限制，激光熔丝不能以小的面积来设计。

为了克服这些缺点，诸如电熔丝阵列电路、与非(NAND)快闪存储器、或非(NOR)快闪存储器、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、铁电RAM(FRAM)和磁阻式RAM(MRAM)的非易失性存储电路中的一个被包括在存储器件内。修复信息被储存在非易失性存储电路中。

图2为图示了非易失性存储电路用于将修复信息储存在存储器件中的示例的示图。

参见图2，存储器件包括：多个存储体BK0至BK3；修复寄存器210_0至210_3，与存储体BK0至BK3相对应并且被配置为储存修复信息；配置寄存器210_4，被配置为储存配置信息；配置电路220；以及非易失性存储电路201。

非易失性存储电路201与图1中的熔丝电路140和160相对应。与全部存储体BK0至BK3相对应的修复地址被储存在非易失性存储电路201中。此外，用于存储器件的操作的配置信息被储存在非易失性存储电路201中。非易失性存储电路201可以包括电熔丝阵列电路、与非(NAND)快闪存储器、或非(NOR)快闪存储器、EPROM、EEPROM、FRAM和MRAM的任意一个。