[发明专利]作为高压装置的栅极电介质的凹陷浅沟槽隔离

权利要求书

1.一种制造半导体元件的方法，其包括：

形成延伸到半导体衬底中的隔离区；

蚀刻所述隔离区的顶部部分以在所述隔离区中形成凹陷部；

形成延伸到所述凹陷部中且与所述隔离区的下部分重叠的栅极堆叠，其中形成所述栅极堆叠包括形成栅极电介质和栅极电极，所述栅极电介质的一部分和所述栅极电极的一部分均在所述凹陷部中，以及位于所述凹陷部中的所述栅极电介质的所述部分与所述半导体衬底间隔开；

当所述栅极堆叠形成时，同时形成额外栅极堆叠，其中所述额外栅极堆叠正好在所述半导体衬底的未凹陷部分上方；

执行平坦化以使所述栅极堆叠的顶部表面与所述额外栅极堆叠齐平；和

在所述栅极堆叠的相对侧上形成源极区和漏极区，其中所述栅极堆叠、所述源极区和所述漏极区为金属氧化物半导体MOS装置的部分，所述额外栅极堆叠是额外MOS装置的一部分。

2.根据权利要求1所述的方法，其中所述MOS装置为高压HV MOS装置，且所述方法进一步包括：

布植所述半导体衬底以形成HV n阱区和HV p阱区，其中所述HV n阱区和HV p阱区的至少一者包括位于所述隔离区之下的部分。

3.根据权利要求1所述的方法，其中蚀刻所述隔离区的所述顶部部分的中间部分，且在所述蚀刻后，所述隔离区的所述顶部部分进一步包括在经所述蚀刻后的所述中间部分的一侧上剩余的额外部分。

4.根据权利要求1所述的方法，其中所述隔离区具有与所述半导体衬底的顶部表面共面的顶部表面。

5.根据权利要求1所述的方法，其包括同时形成所述隔离区和额外隔离区，其中在所述蚀刻期间，不蚀刻所述额外隔离区。

6.根据权利要求1所述的方法，其进一步包括分别使用一第一替换栅极堆叠及一第二替换栅极堆叠替换所述栅极堆叠及所述额外栅极堆叠。

7.根据权利要求1所述的方法，其中所述栅极堆叠的底部表面低于所述半导体衬底的顶部表面，且所述额外栅极堆叠的底部表面高于所述半导体衬底的顶部表面。

8.一种制造半导体元件的方法，其包括：

形成从半导体衬底的顶部表面延伸到所述半导体衬底中的第一和第二浅沟槽隔离STI区；

蚀刻所述第一STI区以形成从所述第一STI区的顶部表面延伸到所述第一STI区中的凹陷部，其中所述第一STI区包括位于所述凹陷部之下的下部分；

形成与所述第一STI区的所述下部分重叠的第一栅极堆叠；

形成在所述半导体衬底的顶部表面上方且与之接触的第二栅极堆叠；

在所述第一栅极堆叠的相对侧上形成第一源极/漏极区；

在所述第二栅极堆叠的相对侧上形成第二源极/漏极区，其中所述第二源极/漏极区的一者与所述第二STI区的侧壁接触；

在所述第一源极/漏极区和所述第二源极/漏极区上方充填层间电介质ILD；和

执行平坦化以使所述第一栅极堆叠的顶部表面与所述第二栅极堆叠的顶部表面共面。

9.根据权利要求8所述的方法，其中所述第一栅极堆叠充当所述平坦化的停止层，且通过所述平坦化移除所述第二栅极堆叠的顶部部分。

10.根据权利要求8所述的方法，其中所述第一栅极堆叠为一高压金属氧化物半导体MOS装置的一部分，且所述第二栅极堆叠为一中压MOS装置或一低压MOS装置的一部分。

11.根据权利要求10所述的方法，其中所述第一STI区的所述下部分充当所述高压MOS装置的栅极电介质的一部分。

12.根据权利要求8所述的方法，其中所述第一栅极堆叠的部分低于所述半导体衬底的所述顶部表面，且整个所述第二栅极堆叠高于所述半导体衬底的顶部表面。