[发明专利]半导体结构及其形成方法

说明书

本发明公开了具有用于其中的平坦化工艺的停止层的半导体结构及其形成方法。该方法包括以下步骤：在衬底中和有源区之间形成沟槽；用隔离层填充沟槽；用元素掺杂隔离层以形成掺杂的隔离区；退火掺杂的隔离区；以及平坦化退火的和掺杂的隔离区并且测量它的平坦化深度。停止层、介电层和有源区的热膨胀系数(CTE)是不同的。

技术领域

本发明的实施例涉及半导体结构及其形成方法。

背景技术

半导体器件用在诸如计算机、通信、消费类电子产品、汽车和其它的大量电子器件中。半导体器件包括通过在半导体晶圆上方沉积多种类型的薄膜材料以及图案化薄膜材料以形成集成电路而在半导体晶圆上形成的集成电路(IC)。在IC中最常见的有源元件是包括诸如金属氧化物半导体(MOS)晶体管的平面场效应晶体管(FET)和3D鳍式场效应晶体管(FinFET)的晶体管。

在集成电路中，沟槽隔离结构常用于分离和隔离半导体器件中的两个有源区。通常通过凹陷衬底、在其中过填充介电材料以及对其实施平坦化工艺形成沟槽隔离结构。然而，精确地控制平坦化深度并且充分地保持沟槽隔离结构和相邻结构之间的结构稳定性依然是个挑战。

发明内容

本发明的实施例提供了一种半导体结构，包括：衬底，包括具有第一热膨胀系数(CTE)的有源区；沟槽，位于所述有源区之间；介电层，位于所述沟槽中并且具有第二热膨胀系数；以及停止层，与所述介电层相邻并且具有第三热膨胀系数，其中所述第一热膨胀系数、第二热膨胀系数、和第三热膨胀系数是不同的。

本发明的另一实施例提供了一种半导体结构，包括：衬底，具有位于由所述衬底支撑的鳍之间的沟槽；以及绝缘层，位于所述沟槽中，其中用元素掺杂部分所述绝缘层，其中，在掺杂有所述元素的部分所述绝缘层和所述鳍之间产生结构应力。

本发明的又一实施例提供了一种用于形成半导体结构的方法，所述方法包括：在由衬底支撑的鳍之间形成沟槽；在所述沟槽中沉积隔离层；用元素掺杂部分所述隔离层以形成掺杂的隔离区；退火所述掺杂的隔离区；以及平坦化退火的和掺杂的隔离区并且根据沿着所述退火的和掺杂的隔离区的平坦化深度的所述元素的预定的浓度分布测量所述退火的和掺杂的隔离区的平坦化深度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出根据一些实施例的用于制造FinFET半导体结构的实例方法的流程图。

图2A至图2G示出根据一些实施例的FinFET半导体结构在不同制造阶段处的各个结构。

图3示出根据一些实施例的用于制造平面FET半导体结构的示例性方法的流程图。

图4A至图4E示出根据一些实施例的平面FET半导体结构在制造的不同阶段处的各个结构。

图5A示出根据一些实施例的沿着图2D中的线A-A在半导体结构中的外来元素的浓度分布。

图5B示出根据一些实施例的沿着图4C中的线B-B在半导体结构中的外来元素的浓度分布。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。