[发明专利]内存访问方法及装置

说明书

本发明实施例涉及内存访问方法及装置，该方法应用于具有混合内存结构的计算机系统中，混合内存包括DRAM和NVM，DRAM和NVM均为该计算机系统的主存，该方法包括：处理器根据第一访问请求中的第一地址获得内存页表中的第一页表项，第一地址为第一访问请求待访问的第一数据的虚拟地址，第一页表项用于记录与第一地址对应的物理地址；处理器确定第一页表项中的第一标识位的值为第一标识，其中，第一标识用于指示第一访问请求待访问的第一内存页仅存储于NVM中；处理器指示内存控制器按照第一页表项中记录的第二地址访问所述NVM，其中，第二地址为第一数据在NVM中的物理地址。由上可见，本发明实施例中，能够基于平行结构实现层次结构的访存流程。

技术领域

本发明涉及计算机领域，尤其涉及内存访问方法及装置。

背景技术

由于相变存储器(Phase-change Memory，PCM)等非易失性存储器(Non-volatileMemory，NVM)的存储介质具有低延迟、低能耗、非易失性、高密度的特点，因此，作为计算机系统的内存，NVM被认为是动态随机存取存储器(Dynamic Random Access Memory，DRAM)的有效补充或者替代品。但由于NVM仍然和DRAM在访存性能上有一定差距，并且存在写入功耗高，耐久性差的缺陷。为了充分利用NVM容量大和DRAM读写性能好的优势，并且最大限度地避免各种存储介质的缺陷，一般把NVM与DRAM结合起来形成混合内存。目前，主流的混合内存的结构有层次结构和平行结构，两者的结构和特点如下。

如图1(a)所示，在层次结构中，容量较小的DRAM作为容量较大的NVM的缓存所用。其中NVM部分地址对操作系统可见，而DRAM部分对操作系统透明。当进行访存时，虚拟地址在被解析为物理地址后，先判断是否在片上缓存(cache)中命中，如果未命中，则需要发送访存请求到内存控制器，内存控制器需要先判断访存请求所在内存块是否已经缓存在DRAM中，如果不在DRAM中，则需要将NVM中相应的内存块调入DRAM缓存中再进行数据访问。如果DRAM缓存的命中率比较高，那么由于DRAM相对于NVM的读写时延优势，将极大减少整个系统的平均访问时延。反之，如果DRAM缓存的命中率比较低，则由于未命中DRAM缓存下的访问序列过长，会加剧访存操作的延迟。可以得出层次结构比较适合局部性优良的应用。

如图1(b)所示，在平行结构中，DRAM和NVM统一编址一同被作为主存使用。由于DRAM在读写时延和写功耗上的优势，为了提高系统的访存功耗和效率，需要采用热页迁移的策略，把频繁读写的页面迁移到DRAM当中，把冷却的页面迁移回NVM中。操作系统在访存过程中需要记录页面的访存信息，在合适的机会下执行调度算法，这对系统有一定的性能开销。此外迁移的单位一般为一个页面，为了提升传输后备缓冲器(TranslationLookaside Buffer，TLB)的命中率可以增大内存页面大小，一般为1MB以上，在这种大页面系统中页面迁移会有巨大的消耗。

由于以上原因，层次结构与平行结构在面对不同的应用时有不同的表现。其中，层次结构更加适合局部性良好的应用，由于大部分访存都在DRAM中命中，并且没有额外的系统开销，因而可以极大的提升访存性能。但对于访存局部性一般的应用，由于其所有访存必须经过DRAM，将导致大量的缓存换入换出，访存序列过长，会导致比较大的性能下降。在极端情况下，性能甚至差于单一的NVM主存。平行结构的页面调度算法由软件实现，有比较大的灵活性，可以适应复杂的访存规律。但由于页面迁移和系统管理方面的开销，使得平行结构在面对局部性良好的应用时性能差于层次结构。目前缺乏一种能在多种应用环境下的访存性能均表现良好的系统。

发明内容

本发明实施例提供内存访问方法及装置，能够实现在多种应用环境下的访存性能均表现良好。