[发明专利]振荡电路、PLL电路及信号处理装置

说明书

技术领域

本发明涉及一种振荡电路、PLL电路及信号处理装置。

背景技术

PLL(Phase Locked Loop)回路为输出与输入的基准信号的相位同步的信号的电子回路。PLL电路由相位比较器、回路滤波器、振荡器、以及分频器构成。相位比较器检测基准信号与来自分频器的信号的相位差，输出与所检测的相位差成一定比例的误差信号。回路滤波器对从相位比较器输出的误差信号进行平均，输出交流成分较少的直流信号。回路滤波器为例如低通滤波器。振荡器输出与从回路滤波器输出的直流信号(直流电压)对应的频率的信号。分频器对从振荡器输出的信号进行分频。经过分频的信号被输入(被反馈)至相位比较器。

这样，振荡器基于输入至相位比较器的基准信号与由振荡器输出且经过分频器分频的信号的相位差，输出由回路滤波器决定的振荡频率的信号。这样一来，PLL电路处于与输入至相位比较器的基准信号的相位同步的信号从振荡器输出的状态。该状态为PLL电路的闭锁状态。另一方面，PLL电路的解锁状态为，不与输入至相位比较器的基准信号的相位同步的信号从振荡器输出的状态。

PLL电路以维持闭锁状态的方式工作。也就是说，PLL电路在从闭锁状态过渡为解锁状态时，开始工作以过渡为闭锁状态。也就是说，例如PLL电路在输入的基准信号发生了变化等，基准信号与从振荡器输出的信号的相位出现偏差而发生相位差时，成为解锁状态。成为解锁状态的PLL电路为消除基准信号与从振荡器输出的信号间的相位差，从振荡器输出由回路滤波器决定的振荡频率的信号，过渡为闭锁状态。

PLL电路的稳定时间与输出抖动处于此消彼长(Trade-off)的关系。稳定时间是指，从基准信号输入起直到与基准信号的相位具有相同相位的信号从振荡器输出的时间。输出抖动为，基准信号与从振荡器输出的信号的周期的偏差。稳定时间和输出抖动依存于回路滤波器的截止频率。也就是说，为缩短稳定时间而将回路滤波器的截止频率设定得较高时，输出抖动变大。也就是说，从振荡器输出的信号的频率暂且与基准信号的频率一致。基准信号与从振荡器输出的信号的相位相同。但是之后，这些信号的相位出现偏差而不稳定。另一方面，为缩小输出抖动而将回路滤波器的截止频率设定得较低时，稳定时间变长。也就是说，从振荡器输出的信号的频率慢慢发生变化而与基准信号的频率一致，之后保持稳定。在该情况下，需要同时实现PLL电路的高速性和稳定性。

迄今已经提出了一种PLL电路，其具备多个回路滤波器，选择与基准信号和从振荡器输出的信号的相位差对应的回路滤波器(例如，参照专利文献1)。

现有技术文献

专利文献

专利文献1：日本专利特开平9－284132号公报

发明内容

发明要解决的问题

但若为了同时实现PLL电路的高速性和稳定性，而与基准信号和从振荡器输出的信号的相位差对应着具备多个回路滤波器，会导致PLL电路的结构变得复杂。而且，若对应于基准信号和从振荡器输出的信号的相位差分阶段地切换多个回路滤波器，会导致稳定时间变长。

本发明即为解决上述现有技术问题而完成，其目的在于提供一种能够同时实现高速性和稳定性的PLL电路。

用于解决问题的方案

本发明的解决方案为，一种振荡电路，其特征在于，

具备：

脉宽比较器，其检测输入至PLL电路的相位比较器的基准信号的脉冲宽度、与从PLL电路的振荡器输出并输入至相位比较器的比较信号的脉冲宽度的差分，以及

切换器，其将来自相位比较器的信号和来自脉宽比较器的信号中的任何一方输入至振荡器，

输入了来自脉宽比较器的信号的振荡器，输出基于脉宽比较器所检测的脉冲宽度的差分决定的振荡频率的信号，

来自脉宽比较器的信号输入至振荡器时，使基准信号与比较信号的相位相同。

发明的效果

根据本发明，能够同时实现高速性和稳定性。

附图说明

图1为本发明的振荡电路和PLL电路的方框图。

图2为图1的PLL电路的信号处理的流程图。

图3为图1的PLL电路的脉冲宽度比较处理的流程图。

图4为图1的PLL电路的相位比较处理的流程图。

图5为示出输入至图1的PLL电路的基准信号与比较信号的关系的时间进度图。

图6为示出输入至图1的PLL电路的基准信号与比较信号的其他关系的时间进度图。

附图标记说明

C1 PLL电路

C2 振荡电路