[发明专利]非易失性存储器模块及其操作方法

说明书

本发明公开了一种非易失性存储器模块，其包括：易失性存储器装置，其共享数据总线和控制总线；至少一个非易失性存储器装置；以及控制器，其适于在主机的电源故障时将在易失性存储器装置中存储的数据备份到非易失性存储器装置中，并且在电源故障恢复时将在非易失性存储器装置中备份的数据恢复到易失性存储器装置中，控制器包括：命令/地址探听逻辑，其用于探听从主机的存储器控制器输入的命令和地址并分析在各个易失性存储器装置中存储的数据的数量；以及命令/地址控制逻辑，其用于基于命令/地址探听逻辑的分析结果以存储的数据的数量的顺序选择易失性存储器装置中的一个，并将所选择的易失性存储器装置的数据备份在非易失性存储器装置中。

相关申请的交叉引用

本申请要求于2016年3月28日提交的申请号为10-2016-0036647的韩国专利申请的优先权，其全部内容通过引用并入本文。

技术领域

示例性实施例涉及半导体存储器技术，且更特别地，涉及一种能够利用减少数量的信号线独立地访问其中的易失性存储器装置的非易失性双列直插式存储器模块以及其操作方法。

背景技术

在大多数情况下，单个控制器联接到两个或更多个存储器装置并控制两个或更多个存储器装置。

如图1A所示，当用于命令和地址的控制总线CMD/ADDR_BUS0和控制器100与存储器装置110_0之间的数据总线DATA_BUS0与控制总线CMD/ADDR_BUS1和控制器100和存储器装置110_1之间的数据总线DATA_BUS1分开时，控制器100可以独立地控制存储器装置110_0和存储器装置110_1。例如，当在存储器装置110_0中执行读取操作时，可以在存储器装置110_1中执行写入操作。

如图1B所示，当控制总线CMD/ADDR_BUS和数据总线DATA_BUS由多个存储器装置110_0和110_1共享时，分别提供用于芯片选择信号CS0和CS1的信号线。即，用于芯片选择信号CS0和CS1的信号线被分开提供用于各自的存储器装置110_0和110_1。因此，由在存储器装置110_0和110_1之间的芯片选择信号CS0或CS1所选择的存储器装置可以执行通过控制总线CMD/ADDR_BUS指示的操作，并且可以通过共享的数据总线DATA_BUS与控制器100交换信号。

随着联接到单个控制器的存储器装置的数量增加，所需的信号线的数量也必须增加，这增加了系统设计的难度并且增加了制造成本。

发明内容

各个实施例涉及能够利用减少数量的信号线独立地访问其中的易失性存储器装置并且能够优先执行针对主机电源故障的大量数据的备份操作的非易失性双列直插式存储器模块。

在一个实施例中，非易失性存储器模块可以包括：多个易失性存储器装置，其共享通过其数据被传输的数据总线和通过其命令和地址被传输的控制总线；至少一个非易失性存储器装置；以及控制器，其适于在主机的电源故障时将在多个易失性存储器装置中存储的数据备份到非易失性存储器装置中，并且在电源故障恢复时将在非易失性存储器装置中备份的数据恢复到多个易失性存储器装置，控制器包括：命令/地址探听逻辑，其适于探听从主机的存储器控制器输入的命令和地址并分析在各个易失性存储器装置中存储的数据的数量；以及命令/地址控制逻辑，其适于基于命令/地址探听逻辑的分析结果以存储的数据的数量的顺序选择多个易失性存储器装置中的一个，并将所选择的易失性存储器装置的数据备份在非易失性存储器装置中。

命令/地址控制逻辑可将所选择的易失性存储器装置的命令地址延时(CAL)设置为第一值，并将剩余易失性存储器装置的命令地址延时设置为不同于第一值的第二值。

第二值可大于第一值，第二值和第一值之间的差值可以等于或大于行地址与列地址的延时时间(tRCD：RAS与CAS的延时)。

第二值和第一值之间的差值可以小于行预充电时间(tRP)。