[发明专利]计数装置及计步装置

权利要求书

1.一种计数装置，其特征在于，所述计数装置包含：

一压电感测器，是受到压力后产生一电压信号；

一整流器，连接所述压电感测器并接收所述电压信号，所述整流器将所述电压信号整流为一触发信号；

一非易失性计数器，连接所述整流器并接收所述触发信号，所述非易失性计数器包含多个非易失性D型触发器，所述多个非易失性D型触发器是根据所述触发信号进行计数，并储存一计数数据，其中该多个非易失性D型触发器中的每一个包含一非易失性记忆器件，用以储存该计数数据，所述多个非易失性D型触发器包含：

一第一非易失性D型触发器，是具有一第一时脉端、一第一输入端、一第一输出端、一第一反相输出端及一第一非易失性记忆器件，所述第一时脉端连接所述整流器，所述第一反相输出端连接所述第一输入端；以及

一第二非易失性D型触发器，是具有一第二时脉端、一第二输入端、一第二输出端、一第二反相输出端及一第二非易失性记忆器件，所述第二时脉端连接所述第一反相输出端，所述第二反相输出端连接所述第二输入端；

其中，所述第一时脉端接收所述触发信号，所述第一反相输出端输出的一第一逻辑信号传至所述第一输入端及所述第二时脉端，并因此改变所述第一输出端的一第一逻辑状态，且所述第一非易失性记忆器件储存所述第一逻辑状态；

所述第二非易失性D型触发器依据所述第二时脉端接收的所述第一反相输出端输出的所述第一逻辑信号而决定是否运作，当所述第一逻辑信号是为低电位至高电位的信号时，所述第二反相输出端输出一第二逻辑信号，所述第二反相输出端输出的所述第二逻辑信号传至所述第二输入端，并改变所述第二输出端的一第二逻辑状态，且所述第二非易失性记忆器件储存所述第二逻辑状态；

一处理模组，连接所述非易失性计数器，是读取所述计数数据，所述处理模组依据所述计数数据计算产生一计数值；以及

一无线通讯模组，连接所述处理模组，所述处理模组通过所述无线通讯模组将所述计数值传送至一外部装置；

其中，所述压电感测器所产生的所述电压信号是提供所述计数装置运作所需的电能。

2.根据权利要求1所述的计数装置，其特征在于，所述计数数据是由所述第一逻辑状态及所述第二逻辑状态所组成，所述第一逻辑状态及所述第二逻辑状态分别表示所述计数数据的不同位。

3.根据权利要求1所述的计数装置，其特征在于，所述非易失性计数器进一步包含一读写控制单元，所述整流器包含一BOR电路，所述第一非易失性D型触发器进一步包含一第一读端及一第一写端，所述第二非易失性D型触发器进一步包含一第二读端及一第二写端，所述读写控制单元依据来自所述BOR电路的一BOR信号而产生一读信号及一写信号，所述读信号传至所述第一读端及所述第二读端，令所述第一输出端变为所述第一非易失性记忆器件所储存的所述第一逻辑状态，及令所述第二输出端变为所述第二非易失性记忆器件所储存的所述第二逻辑状态，而于所述写信号传至所述第一写端及所述第二写端时，令所述第一非易失性记忆器件储存所述第一输出端当时的所述第一逻辑状态，及令所述第二非易失性记忆器件储存所述第二输出端当时的所述第二逻辑状态。