[发明专利]曝光装置以及曝光装置的对准方法

说明书

曝光装置以及曝光装置的对准方法，即使对配设有众多图案的基板，也迅速且准确地进行对准。曝光装置具有对准所使用的照相机(29)和DMD(22)，能够按照FO‑WLP形成图案，在该曝光装置中，使多个半导体芯片(SC)落在视野内而同时拍摄，从其图像提取各个半导体芯片(SC)的轮廓，将提取了作为标记的连接焊盘(CP)的比较对象区域(TA)的图像与模板图像进行比较，检测各芯片的位置偏差量。

技术领域

本发明涉及在基板等上形成图案的曝光装置，特别是涉及相对于排列有众多图案的基板的对准。

背景技术

近年来，在1张基板上描绘众多电路图案(半导体芯片图案等)的曝光方法得以灵活运用。例如，对于在晶片状态下进行IC的封装工艺的晶圆级封装(WLP)，已知有扇出型晶圆级封装(FO-WLP)。

在此，制作将在支承基板排列众多的从晶片切割出的半导体芯片而得的晶片(称为虚拟晶片)，通过图案曝光在半导体芯片的间隙形成重新布线之后，切断虚拟晶片而得到封装(将这样的工艺称为先模具(先芯片：chip first)型的FO-WLP)。

对于FO-WLP，由于将半导体芯片埋设于具有延展性的树脂制的支承基板，因此，一个个半导体芯片产生随机的固有的位置偏差，需要通过对准来校正重新布线图案的位置。

作为对准方法，使照相机与基于光调制元件阵列(DMD等)的投影区域的扫描频带(带宽)对应地扫描拍摄范围，取得将这些图像结合在一起而得的整体大范围图像。而且，检测在各芯片上形成的对准标记或端子焊盘等的位置，通过模板匹配方式检测各芯片的位置偏差量(参照专利文献1)。

另一方面，即使在通过重叠为多个层并进行构图来形成多层基板的情况下，由于使电路图案重叠在下层图案(第一层)上并曝光，因此需要对准。作为检测位置偏差量的方法，例如，能够利用对准标记或芯片形状(模具形状)来检测位置偏差(参照专利文献2)。

专利文献1：日本特开2013-58520号公报

专利文献2：日本特表2013-520828号公报

对于与晶片等不同的大型的树脂基板，图案数非常多(例如1万以上)，对沿着扫描带的区域进行拍摄并取得整体的大范围图像需要花费时间，存在限制。其结果，对准计算也需要时间，基板的生产率下降。另一方面，在进行每个层的图案的位置对准的情况下，如果芯片等的形状本身没有特征，则难以准确地检测位置偏差量。

因此，在配设有众多图案的基板中，也需要迅速并且准确地进行对准。

发明内容

本发明的曝光装置是能够对排列有众多图案(以下，称为下层图案)的基板进行构图的曝光装置，例如，能够对根据FO-WLP而成型的支承基板进行重新布线的构图。特别地，本发明的曝光装置能够对在整体范围内呈矩阵状地排列有更大数量(例如1万以上)的下层图案的矩形基板调整对准。这里的下层图案包含半导体封装(芯片)，此外，在玻璃基板或印刷基板等中也包含规则地排列的电路图案。

本发明的曝光装置具有：拍摄部；计测各下层图案的位置的计测部；以及校正部，其通过模板匹配计算各下层图案的位置偏差量，校正描绘数据。例如，拍摄部具有能够沿着主扫描方向等移动的照相机，通过驱动控制照相机而能够使拍摄区域间歇或者连续地对基板进行扫描。

在本发明中，拍摄部通过调整像倍率等而进行拍摄，使得在众多下层图案中，在视野内能够捕捉到多个下层图案。例如，只要在比基于光调制元件阵列的扫描带宽大的视野框内进行拍摄即可。此外，能够使多个下层图案沿着主扫描方向、副扫描方向以排列数量落在视野框中。

而且，计测部根据提取了各个下层图案的属于至少一部分区域的特征标记的比较对象图像进行模板匹配，检测位置偏差。同时拍摄多个下层图案，并且将下层图案的至少一部分区域作为模板匹配的比较对象，从而成为将形成于此的连接焊盘等作为特征标记而提取的比较对象图像，由此，能够进行迅速的对准校正。