[发明专利]一种CMP工艺仿真方法和系统

说明书

本发明提供了一种CMP工艺仿真方法和系统，包括：提取网格化的待研磨芯片中任一网格区域内的图形特征参数；根据图形特征参数和膜层淀积速率方程，仿真获得网格区域沉积膜层后的初始表面高度；根据初始表面高度计算网格区域与研磨垫之间的接触压力，并根据接触压力计算网格区域的研磨去除速率；根据网格区域的初始表面高度和研磨去除速率对待研磨芯片表面进行形貌仿真，以获得待研磨芯片表面膜层的实时表面高度，从而可以实现鳍式场效应晶体管多晶硅栅CMP工艺的快速仿真，对芯片表面形貌及工艺偏差进行动态模拟，为鳍式场效应晶体管多晶硅栅的CMP工艺参数的优化和可制造性设计优化提供指导性建议。

技术领域

本发明涉及半导体技术领域，更具体地说，涉及一种CMP工艺仿真方法和系统。

背景技术

随着半导体技术的发展，人们逐渐采用功耗低、集成度高、随机波动小的非平面鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)代替平面互补型场效应晶体管。如图1所示，该鳍式场效应晶体管包括半导体衬底10、位于半导体衬底10表面的绝缘层11、源极12、漏极13、鳍形沟道14和栅极15。

在鳍式场效应晶体管的制作过程中，如图2所示，由于鳍形沟道14会导致形成的多晶硅栅极层15的表面不平整，因此，在形成栅极15之前必须采用CMP(Chemical MechanicalPlanarization，化学机械研磨)工艺对多晶硅栅极层15的表面进行平坦化，以防止栅极15的高度影响字线的电流携载能力。

由于影响CMP工艺的因素非常复杂，因此，需要采用CMP仿真技术对CMP工艺后的芯片表面形貌进行预测，来优化CMP工艺参数，降低工艺开发成本。基于此，CMP仿真技术作为识别和检测设计芯片敏感区域及优化寄生参数提取的仿真技术，已成为支持可制造性设计及集成电路工艺研发中实现芯片表面平坦化精细加工的唯一广泛应用技术。

为了优化鳍式场效应晶体管多晶硅栅的CMP工艺参数和可制造性设计方法，研究和开发与鳍式场效应晶体管结构相适应的CMP工艺仿真方法已成为本领域技术人员关注的重点之一。

发明内容

有鉴于此，本发明提供了一种CMP工艺仿真方法和系统，以优化鳍式场效应晶体管多晶硅栅的CMP工艺参数和可制造性设计方法。

为实现上述目的，本发明提供如下技术方案：

一种CMP工艺仿真方法，包括：

提取网格化的待研磨芯片中任一网格区域内的图形特征参数；

根据所述图形特征参数和膜层淀积速率方程，仿真获得所述网格区域沉积膜层后的初始表面高度；

根据所述初始表面高度计算所述网格区域与研磨垫之间的接触压力，并根据所述接触压力计算所述网格区域的研磨去除速率；

根据所述网格区域的初始表面高度和所述研磨去除速率对所述待研磨芯片表面进行形貌仿真，以获得所述待研磨芯片表面膜层的实时表面高度。

优选的，获得所述网格区域沉积膜层后的初始表面高度的过程包括：

根据所述图形特征参数获得所述网格区域内的沟槽分布；

根据所述膜层淀积速率方程获得所述沟槽上表面的初始表面高度、所述沟槽侧壁的初始表面高度和所述沟槽底部的初始表面高度。

优选的，所述膜层沉积速率方程包括：