[发明专利]具有神经存储器的神经网络单元和集体将来自神经存储器的数据列移位的神经处理单元阵列

权利要求书

1.一种神经网络装置，其特征在于，包括：

一个由N个处理单元构成的阵列，各个处理单元包括：

一个累加器(accumulator)，具有一输出；

一个算术单元，具有第一、第二与第三输入，并对其执行运算以产生一结果储存至该累加器，该第一输入接收该累加器的该输出；

一权重输入，由该第二输入接收至该算术单元；以及

一多任务缓存器，具有第一与第二数据输入、输出与控制输入，该输出由该第三输入接收至该算术单元，该控制输入控制对于该第一与第二数据输入的选择；

其中，该多任务缓存器的该输出并由相邻处理单元的该多任务缓存器的该第二数据输入所接收，当该控制输入选定该第二数据输入时，该N个处理单元的这些多任务缓存器共同运作如同N个文字的旋转器；

一第一存储器，装载W列的N个权重文字，并将该W列的其中一列的该N个权重文字提供至该N个处理单元构成的阵列的该N个处理单元的相对应的该权重输入；以及

一第二存储器，装载D列的N个数据文字，并将该D列的其中一列的该N个数据文字提供至该N个处理单元构成的阵列的该N个处理单元的该多任务缓存器的相对应的该第一数据输入。

2.根据权利要求1所述的神经网络装置，其特征在于，该算术单元执行的该运算将该第二与第三输入相乘以产生一乘积，并将该乘积与该第一输入累加以产生该结果。

3.根据权利要求1所述的神经网络装置，其特征在于，该算术单元执行的该运算产生该第二与第三输入的差值，并将该差值与该第一输入累加以产生该结果。

4.根据权利要求1所述的装置，其特征在于，该装置包含于处理器内，该处理器具有指令集，该指令集内的架构指令命令该处理器将多个数据文字由该处理器的一个或多个架构缓存器写入该第二存储器内由该架构指令指定的位置。

5.根据权利要求4所述的神经网络装置，其特征在于，该第二存储器包括：

第一端口，提供该D列中的该列的该N个数据文字至该N个处理单元；以及

第二端口，在该第一端口提供该N个数据文字至该N个处理单元的同时，接收该多个数据文字以写入该第二存储器内的该位置。

6.根据权利要求1所述的神经网络装置，其特征在于，该装置包含于处理器内，该处理器具有指令集，该指令集内的架构指令命令该处理器将多个权重文字由该处理器的一个或多个架构缓存器写入该第一存储器内由该架构指令指定的位置。

7.根据权利要求6所述的神经网络装置，其特征在于，还包括：

缓冲器，储存该N个权重文字，藉以在该架构指令的多个范例执行而被填入该缓冲器后，写入至该第一存储器的该W列中的一列。

8.根据权利要求1所述的神经网络装置，其特征在于，该装置包含于处理器内，该处理器具有指令集，该指令集内的架构指令命令该处理器将多个数据文字由该第二存储器内由该架构指令指定的位置读取至该处理器的一个或多个架构缓存器。

9.根据权利要求1所述的神经网络装置，其特征在于，W至少是N。

10.根据权利要求1所述的神经网络装置，其特征在于，W至少是512。