[发明专利]焊垫结构及其制造方法、及图像传感器

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种焊垫结构及其制造方法、及图像传感器。

背景技术

板上芯片(Chip on Board，COB)封装是现在比较流行的一种封装方式，可以应用于CMOS图像传感器(CMOS Image Sensor，CIS)的封装。在COB封装中，打线(wire bonding)的可靠性将直接影响到封装的质量。因此，打线的良率很重要。

然而，本发明的发明人发现：为了使光线更好地被光敏器件吸收，通常情况下，CIS芯片后段的金属层比较薄，在打线时，较薄的焊垫有可能会导致焊垫与金球的压合不牢，容易造成断路，从而影响打线的良率。

因此，有必要提供一种改良的焊垫结构，能够提高打线的良率。

发明内容

本发明的一个实施例的目的在于提出一种新颖的焊垫结构的制造方法，能够提高打线的良率。

本发明的另一个实施例的目的在于提出一种新颖的焊垫结构。

根据本发明的一个实施例，提供了一种焊垫结构的制造方法，包括：提供基底结构，所述基底结构包括：基底、位于所述基底上的第一金属层和位于所述第一金属层上的钝化层；其中，所述钝化层具有延伸到所述第一金属层的开口；在所述开口中填充第二金属层作为焊垫。

在一个实施例中，所述在所述开口中填充第二金属层包括：在所述基底结构上沉积第二金属层；以所述钝化层的表面为蚀刻停止层刻蚀所述第二金属层，从而保留在所述开口中沉积的第二金属层。

在一个实施例中，所述在所述开口中填充第二金属层包括：在所述基底结构上沉积第二金属层；对所述第二金属层进行平坦化，从而保留在所述开口中沉积的第二金属层。

在一个实施例中，所述提供基底结构的步骤包括：提供基底；在所述基底上沉积第一金属层；在所述第一金属层上沉积钝化层；刻蚀去除所述钝化层的一部分以形成所述开口，从而露出期望区域的第一金属层。

在一个实施例中，所述基底包括：第三金属层，位于所述第一金属层下方；其中，所述第一金属层和所述第三金属层之间具有电介质层，并且该电介质层中具有金属插塞。

在一个实施例中，所述第一金属层和所述第三金属层分别包括间隔开的多段。

在一个实施例中，所述第一金属层包括的段数小于所述第三金属层包括的段数，并且一段第一金属层通过金属插塞与一段或多段第三金属层连接。

在一个实施例中，所述基底还包括：第四金属层，位于所述第三金属层下方；其中，所述第三金属层和所述第四金属层之间具有电介质层，并且该电介质层中具有金属插塞。

在一个实施例中，所述第四金属层包括间隔开的多段。

在一个实施例中，所述第三金属层包括的段数小于所述第四金属层包括的段数，并且一段第三金属层通过金属插塞与一段或多段第四金属层连接。

在一个实施例中，所述第一金属层和所述第二金属层包括铝；所述钝化层包括位于所述第一金属层上的硅的氧化物层和位于所述硅的氧化层上的硅的氮化物层。

根据本发明的另一个实施例，提供了一种焊垫结构，包括：基底；第一金属层，位于所述基底上；钝化层，位于所述第一金属层上，所述钝化层具有延伸到所述第一金属层的开口；和在所述开口中填充的第二金属层；其中，所述第二金属层作为焊垫。

在一个实施例中，所述第二金属层和所述钝化层的表面基本齐平。

在一个实施例中，所述基底包括：第三金属层，位于所述第一金属层下方；其中，所述第一金属层和所述第三金属层之间具有电介质层，并且该电介质层中具有金属插塞。

在一个实施例中，所述第一金属层和所述第三金属层分别包括间隔开的多段。

在一个实施例中，所述第一金属层包括的段数小于所述第三金属层包括的段数，并且一段第一金属层通过金属插塞与一段或多段第三金属层连接。

在一个实施例中，所述基底还包括：第四金属层，位于所述第三金属层下方；其中，所述第三金属层和所述第四金属层之间具有电介质层，并且该电介质层中具有金属插塞。

在一个实施例中，所述第四金属层包括间隔开的多段。

在一个实施例中，所述第三金属层包括的段数小于所述第四金属层包括的段数，并且一段第三金属层通过金属插塞与一段或多段第四金属层连接。

在一个实施例中，所述第一金属层和所述第二金属层包括铝；所述钝化层包括位于所述第一金属层上的硅的氧化物层和位于所述硅的氧化层上的硅的氮化物层。

根据本发明的又一个实施例，提供了一种图像传感器，包括：上述任意一个实施例所述的焊垫结构。