[发明专利]用于生成程序代码的方法和工具

权利要求书

1.一种用于生成由主处理单元执行的主程序代码以及由辅助处理单元执行的用于校验所述主程序代码的控制流的辅助程序代码的方法，所述方法包括：

生成所述主程序代码包括生成至少一个主间接分支指令，

生成辅助程序代码包括生成与所述至少一个主间接分支指令相关联的至少一个辅助间接分支指令，以及

生成所述主程序代码还包括插入同步信息项，所述同步信息项由所述辅助处理单元处理并且被配置成允许在辅助程序代码部分和主程序代码部分之间的至少一个同步，所述辅助程序代码部分和所述主程序代码部分分别由所述至少一个辅助间接分支指令的执行和由所述至少一个主间接分支指令的执行所得，其中：

所述至少一个主间接分支指令包括至少一个主间接跳跃指令，所述主间接跳跃指令被并入包括主返回指令的所述主程序代码的函数中；

所述至少一个辅助间接分支指令包括至少一个辅助间接跳跃指令，所述辅助间接跳跃指令被并入包括辅助返回指令的所述辅助程序代码的函数中；

由所述至少一个辅助间接跳跃指令的执行所得的至少一个辅助分支和由所述至少一个主间接跳跃指令的执行所得的至少一个主分支是不可预测的；以及

待由所述辅助处理单元处理的所述同步信息项被配置为允许在所述至少一个主返回指令和所述至少一个辅助返回指令之间的至少一个同步。

2.根据权利要求1所述的方法，其中，由所述至少一个辅助间接分支指令中的除了所述至少一个辅助间接跳跃指令之外的其它分支指令的执行所得的至少一个辅助分支和由所述至少一个主间接分支指令中的除了所述至少一个主间接跳跃指令之外的其它分支指令的执行所得的至少一个主分支是可预测的，并且其中，生成所述主程序代码还包括：插入待由所述辅助处理单元处理并且被配置为允许在所述至少一个辅助分支和所述至少一个主分支之间的同步的同步信息项。

3.根据权利要求2所述的方法，其中，所述辅助程序代码被存储在辅助程序存储器中，所述主程序代码被存储在主存储器中，所述至少一个主分支包括指向在所述主存储器中的多个目标主地址的多个主分支，所述同步信息项分别与所述多个目标主地址相关联，并且分别指定所述辅助程序存储器中的多个目标辅助地址，并且所述至少一个辅助分支包括分别指向所述多个目标辅助地址的多个辅助分支，并且所述至少一个辅助间接分支指令被配置成在其执行期间在递送所述至少一个主间接分支指令之后选择与由所述主存储器递送的所述同步信息项指定的所述多个目标辅助地址相关联的所述至少一个辅助分支。

4.根据权利要求3所述的方法，其中：

生成所述主程序代码包括生成主指令的多个主基本块，所述主基本块至少包括在所述至少一个主间接分支指令中终结的第一主基本块、以及分别在所述目标主地址中的一个目标主地址处开始的多个目标主基本块；

生成所述辅助程序代码包括生成多个辅助指令的辅助基本块和分别在所述目标辅助地址中的一个目标辅助地址处开始的多个目标辅助基本块，所述辅助基本块与所述多个主基本块相关联，并且至少包括与所述第一主基本块相关联并且在所述至少一个辅助间接分支指令中终结的第一辅助基本块；

生成所述主程序代码还包括，针对每个目标主基本块在主程序代码中插入至少一个互补主指令，所述至少一个互补主指令包含指定对应的目标辅助地址中的至少一个目标辅助地址的所述同步信息项；以及

所述至少一个辅助间接分支指令被配置成使得：在由所述辅助处理单元执行期间，所述辅助处理单元等待所述目标辅助地址中的一个的递送。

5.根据权利要求4所述的方法，其中，所述主存储器的每个存储器位置具有两个指令字的存储容量，并且位于每个目标主基本块的开始处的指令配对包括用于所述主处理单元的所述主程序代码的目标主指令以及用于所述辅助处理单元并且包含对应的目标辅助地址的所述互补主指令。

6.根据权利要求4所述的方法，其中，所述主存储器的每个存储器位置具有一个指令字的存储容量，并且每个目标主块以包含所述至少一个互补主指令的指令集合开始并且被配置成提供对应的目标辅助地址至所述辅助处理单元并且共同地具有关于所述主处理单元的空语义。