[发明专利]半导体装置的形成方法

说明书

技术领域

本公开实施例涉及半导体装置与其形成方法。

背景技术

随着半导体技术的进展，更高的储存容量、更快的处理系统、更高的效能、与更低的成本等需求也随之增加。为达上述需求，半导体产业持续缩小半导体装置如金属氧化物半导体场效晶体管(MOSFET)的尺寸，并增加集成电路(IC)上的半导体装置其封装密度，使IC上的半导体装置数目更多。

上述尺寸缩小会增加IC中半导体装置的形成工艺的复杂性。

发明内容

本公开一实施例提供的方法，包括：形成多个鳍状物于基板上；形成栅极结构于鳍状物上；形成掺杂的应变区与栅极结构相邻；沉积可流动的介电层于栅极结构与掺杂的应变区上；以及在可流动的介电层上进行高温掺杂工艺，以形成高温掺杂的介电层。

附图说明

图1为一些实施例中，FinFET的透视图。

图2为一些实施例中，FinFET的剖视图。

图3至图15为一些实施例中，FinFET于工艺的不同阶段中的透视图与剖视图。

图16A与图16B为一些实施例中，相邻的FinFET的剖视图。

图17至图18为一些实施例中，制作FinFET的方法的流程图。

其中，附图标记说明如下：

A-A 剖线

D、103ta、103tb 深度

S 间距

W 宽度

100 FinFET

102、102* 基板

102s、103"a、104t、106t、522.1t、522.2t、522.3t、642a 上表面

103、103*、103**、103" ILD层

104.1、104.2、104.3 鳍状物

106、106* STI区

107 栅极介电层

108 栅极结构

109 栅极层

111 间隔物

111t 厚度

112、112* 源极区

113 宽度

115、115* 源极接点结构

116、126 导电区

117、127 硅化物区

120、120* 漏极区

121、123、523、824 界面

125、125* 漏极接点结构

130.1、130.2、130.3 通道区

138 蚀刻停止层

304a 垫层

304b 掩模层

306 光敏层

308 开口

410 沟槽

518 凹陷区

522.1、522.2、522.3 较上部份

608 虚置栅极结构

642 多晶硅层

726 凹陷部份

1250 蒸气

1352 掺质

1446、1446*、1448、1448* 接点开口

1660 空洞

1662 金属填充的空洞

1700、1800 方法

1710、1720、1730、1740、1750、1760、1770、1780、1810、1820、1830、1840、1850、1860、1870、1880 步骤

具体实施方式

下述内容提供的不同实施例或实例可实施本公开的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。

此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。