[发明专利]一种半导体器件及其制造方法和电子装置

说明书

本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：在第一纳米线和第二纳米线上形成功函数层；在半导体衬底上形成第一金属栅电极层；去除位于第一纳米线上的部分所述功函数层；在从所述第一金属栅电极层中露出的所述第一纳米线的侧壁上形成硬掩膜层；以所述硬掩膜层为掩膜，回蚀刻去除位于第一纳米线上的部分高度的所述功函数层以及部分第一金属栅电极层；在第一金属栅电极层形成第二金属栅电极层，以形成包围部分第一纳米线的第一金属栅极结构，其包括位于所述第一纳米线部分侧壁上的第一厚度的功函数层，以及位于所述第一厚度的功函数层上方的第二厚度的功函数层，所述第一厚度大于所述第二厚度。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术

集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。

相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能，平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出；同时又更加紧凑，提高了器件的集成度，因此在模拟电路(analog circuits)和静态存储器(SRSMs)中得到广泛应用。

随着CMOS技术的不断发展，无论是平面型MOSFET还是FinFET对短沟道效应的控制越来越困难，进而出现了周围栅极(gate all around，GAA)晶体管，周围栅极晶体管具有优异的静电控制能力，并可以使栅极长度(Lg)和阈值电压(Vth)显著缩小。

另外，典型的GAA晶体管通过栅极介电层和栅极电极层完整的包围半导体纳米线的沟道区，能够增强沿着长度方向的电荷载流子的控制能力，并且GAA晶体管还可以降低短沟道效应，因为沟道区被金属栅电极层所包围，可以使得源/漏区对沟道区电场的影响降低。

虽然GAA晶体管具有以上的多个优点，但是在互补金属氧化物半导体(CMOS)的制造工艺中实现这些特征和过程的制备工艺仍然面临诸多问题的挑战，例如，GAA晶体管很难有效的关闭，由于其高的导通电流(on-current)，从而降低了器件的性能。

因此，有必要提出一种半导体器件及其制造方法，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明实施例一中提供一种半导体器件的制造方法，包括：

提供半导体衬底，所述半导体衬底包括第一晶体管区和第二晶体管区，在所述第一晶体管区和第二晶体管区内的半导体衬底上分别形成有第一纳米线和第二纳米线，所述第一纳米线和所述第二纳米线垂直于所述半导体衬底的表面；

在所述第一纳米线和所述第二纳米线上形成功函数层，并延伸到所述半导体衬底上；

在所述半导体衬底上形成第一金属栅电极层，其中，所述第一金属栅电极层的顶面低于所述第一纳米线和所述第二纳米线的顶面；

去除位于第一纳米线上的部分所述功函数层，使所述第一纳米线上剩余的所述功函数层的顶面与所述第一金属栅电极层的顶面齐平；

在从所述第一金属栅电极层中露出的所述第一纳米线的侧壁上形成硬掩膜层，其中，位于所述第一纳米线侧壁上的所述硬掩膜层的厚度小于所述功函数层的厚度；