[发明专利]整合扇出型封装

权利要求书

1.一种封装，包括:

集成电路，包括天线区域；

绝缘包封体，包覆所述集成电路；以及

重布线路结构，配置于所述集成电路与所述绝缘包封体上，所述重布线路结构与所述集成电路电性连接，而所述重布线路结构包括第一无走线介电部分，其中所述第一无走线介电部分包括第一介电堆栈，所述第一介电堆栈包括不具有导电层分布于其中的多个介电层，所述天线区域包括电感以及第二无走线介电部分，所述第二无走线介电部分位于所述电感与所述第一无走线介电部分，且所述第一无走线介电部分与所述第二无走线介电部分邻接。

2.根据权利要求1所述的封装，其特征在于，所述第一无走线介电部分完全被所述天线区域所完全覆盖。

3.根据权利要求1所述的封装，其特征在于，所述重布线路结构更包括第二介电堆栈以及多个重配置导电层，所述第二介电堆栈包括多个介电层，且所述第二介电堆栈的所述多个介电层与所述多个重配置导电层交替堆叠。

4.根据权利要求1所述的封装，其特征在于，更包括:

多个嵌于所述绝缘包封体之中的导电通孔，且所述导电通孔与所述重布线路结构电性连接。

5.根据权利要求1所述的封装，其特征在于，更包括:

多个配置于所述重布线路结构上的导电端子，且所述导电端子与所述重布线路结构电性连接。

6.一种封装，包括:

集成电路，包括半导体衬底以及覆盖所述半导体衬底的内连线结构；

绝缘包封体，包覆所述集成电路；以及

重布线路结构，配置于所述集成电路与所述绝缘包封体上，并且所述重布线路结构与所述集成电路电性连接，所述重布线路结构包括第一无走线介电部分，其中所述第一无走线介电部分包括第一介电堆栈，所述第一介电堆栈包括不具有导电层分布于其中的多个第一介电层，所述内连线结构包括电感以及第二无走线介电部分，所述电感位于所述第二无走线介电部分与所述半导体衬底之间，所述第二无走线介电部分包括不具有导电层分布于其中的多个第二介电层，且所述第二介电层中的最顶层与所述第一介电层中的最底层直接接触。

7.根据权利要求6所述的封装，其特征在于，所述电感被所述第二无走线介电部分完全覆盖。

8.根据权利要求6所述的封装，其特征在于，所述第二无走线介电部分被所述第一无走线介电部分完全覆盖。

9.根据权利要求6所述的封装，其特征在于，所述重布线路结构更包括第二介电堆栈以及多个重配置导电层，所述第二介电堆栈包括多个第三介电层，且所述第二介电堆栈的所述多个第三介电层与所述多个重配置导电层交替堆叠。

10.根据权利要求6所述的封装，其特征在于，更包括:

多个嵌于绝缘包封体之中的导电通孔，且所述导电通孔与所述重布线路结构电性连接。

11.根据权利要求6所述的封装，其特征在于，更包括:

多个配置于所述重布线路结构上的导电端子，且所述导电端子与所述重布线路结构电性连接。

12.根据权利要求6所述的封装，其特征在于，所述第二无走线介电部分位于所述电感与所述第一无走线介电部分之间。

13.一种封装，包括:

集成电路，包括嵌入于其中的电感；

绝缘包封体，包覆所述集成电路；以及

重布线路结构，配置于所述集成电路与所述绝缘包封体上，其中所述重布线路结构具有第一表面以及与第一表面相对的第二表面，所述第一表面面相所述集成电路以及所述绝缘包封体，在垂直于所述第二表面的方向上位于所述电感与所述重布线路结构的所述第二表面之间的无走线介电部分是无导电层的，且所述无走线介电部分自所述电感的顶表面延伸至所述重布线路结构的所述第二表面。