[发明专利]线路结构及叠层组合

说明书

一种线路结构及叠层组合，该线路结构包括：具有第一电性接触垫与第一叉状导线的第一线路部、具有第二电性接触垫与第二叉状导线的第二线路部、以及具有多个第三电性接触垫的第三线路部，其中该第一与第二叉状导线为交错布设并相互分离，且其中一第三电性接触垫连接该第一电性接触垫，以通过共用该第一电性接触垫，达到测试电路泄漏及测试电路断路断开的功效，同时减少电性接触垫的数量，以缩减布设空间，而利于微小化的需求。

技术领域

本发明有关一种封装制程的检测，尤指一种用于电路检测的线路结构。

背景技术

一般在芯片封装过程期间，通常会针对芯片及/或承载芯片的基板进行电路测试，以得知此芯片或基板的电性是否良好。

现有针对芯片电路布局、基板线路布设、或于进行线路重分布层(RedistributionLayer，简称RDL)时，会额外布设两种电路，其中一种为用来检测电路是否有漏电的泄漏(leakage)电路，而另一种为用来检测线路串联时是否有断路的凯尔文电桥(KelvinStructure)。

如图1A所示，现有泄漏电路的线路结构1a包括具有第一电性接触垫110与第一叉状导线111的第一线路部11、以及具有第二电性接触垫120与第二叉状导线121的第二线路部12，其中，该第一叉状导线111与该第二叉状导线121为相互交叉且互不连接。

现有泄漏电路的线路结构1a于进行线路泄漏测试时，以探针同时测试该第一电性接触垫110与第二电性接触垫120，若呈现短路状态，则代表线路产生泄漏或制作不良，而发生漏电的问题。

如图1B所示，现有凯尔文电桥的线路结构1b包括第三线路部13，其具有多个第三电性接触垫130与多个用以串联各该第三电性接触垫130的导线131。

现有凯尔文电桥的线路结构1b于进行断路断开测试时，以探针同时测试头尾两端的第三电性接触垫130。若呈现断路状态，则代表该些第三电性接触垫130之间无法电性导通，也就是线路制作不良。

然而，于检测时需保留用以布设以上两种线路结构1a,1b的空间，而不利于半导体封装件满足微小化的需求。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种线路结构及叠层组合，达到测试电路泄漏及测试电路断路断开的功效

本发明的线路结构包括：第一线路部，其具有第一电性接触垫与第一叉状导线；第二线路部，其具有第二电性接触垫与第二叉状导线，其中，该第一叉状导线与该第二叉状导线为交错布设且相互分离；以及第三线路部，其具有多个第三电性接触垫，且其中一第三电性接触垫连接该第一电性接触垫。

前述的线路结构中，该第一电性接触垫连接该第一叉状导线。

前述的线路结构中，该第二电性接触垫连接该第二叉状导线。

前述的线路结构中，该第一线路部未电性连接该第二线路部。

前述的线路结构中，该第一叉状导线位于该第一电性接触垫与该第二电性接触垫之间。

前述的线路结构中，该第二叉状导线位于该第一电性接触垫与该第二电性接触垫之间。

前述的线路结构中，该第一电性接触垫与该些第三电性接触垫为并联。

本发明亦提供一种叠层组合，包含多个前述的线路结构，且任二该线路结构为共用至少一导电盲孔。

由上可知，本发明的线路结构及叠层组合中，主要通过共用该第一电性接触垫，即可达到测试电路泄漏及测试电路断路断开的功效，故相比于现有技术，本发明的线路结构可减少电性接触垫的数量，因而能缩减布设空间，以利于半导体封装件满足微小化的需求，且方便电路布局，同时降低制程成本。