[发明专利]一种超声回波数字解调方法及装置有效
申请号: | 201610905267.4 | 申请日: | 2016-10-18 |
公开(公告)号: | CN106236147B | 公开(公告)日: | 2017-10-13 |
发明(设计)人: | 詹凯;梁瑶;张瑞钦;李文煜;潘友华;王洪波;梁雷 | 申请(专利权)人: | 中聚科技股份有限公司 |
主分类号: | A61B8/02 | 分类号: | A61B8/02 |
代理公司: | 北京集佳知识产权代理有限公司11227 | 代理人: | 罗满 |
地址: | 410000 湖南省长沙高新开*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 超声 回波 数字 解调 方法 装置 | ||
技术领域
本发明涉及超声应用技术领域,特别是涉及一种超声回波数字解调方法及装置。
背景技术
在超声应用技术领域中,基于超声回波进行解调处理,得到被检测物体的组织幅度信息,是进行超声成像与多普勒信号提取的基础。目前,在多普勒胎心监测和脉冲多普勒计算中,对超声回波进行解调处理通常需经过五个步骤:步骤1:距离选通、步骤2:信号加窗、步骤3:调制频率信号相乘、步骤4:低通滤波和步骤5:信号累加之后,获得I(In-phase,同相)数据和Q(Quadrature,正交)数据,具体如图1所示,这也称为标准解调流程。
在图1中,对输入的信号进行步骤1距离选通处理,得到特定深度的超声回波信号。对该超声回波信号进行步骤2信号加窗处理,得到加窗处理信号,通过步骤2对超声回波信号进行加窗处理,使得加窗处理信号在时域上的截断不至于在频域上出现吉伯斯抖动。之后,在步骤3,将加窗处理信号分为两路,一路与载波同频率、同相位的三角函数信号相乘,另一路与相位偏差90°的三角函数信号相乘,分别得到第一步解调信号。每路第一步解调信号经过步骤 4低通滤波之后,可以将第一步解调信号中的二倍频信号滤除,得到超声回波的同相信号(I信号)和正交信号(Q信号)。在超声脉冲模式下,将步骤4 计算得到的I信号和Q信号分别进行累加,得到每个脉冲重复周期内的I数据和Q数据,该两个数据即为进行速度计算或者频谱计算的数据基础。
在步骤4和步骤5这两个过程中,步骤4的低通滤波过程一般需要采用多个乘法器,将特定长度的FIR滤波器参数卷积步骤3处理得到的第一步解调信号,然后将所有乘法器得到的数据进行相加,得到滤波数据,最后再将滤波数据进行累加,分别得到I信号和Q信号,具体过程参见图2所示。
在图2中,X输入为图1中步骤3处理之后的数据,即第一步解调信号, X(N)至X(1)为N个寄存器,N为FIR滤波器长度,FIR_(1)至FIR_(N)为FIR 滤波器参数,Mult_1至Mult_N为N个乘法器,中间的Add器件为N阶加法器,可以将N个乘法器相乘得到的数据进行相加。至此,低通滤波器的运行流程结束。Y为单个寄存器,将右侧Add加法器得到的数据进行存储并再次作为加数送入该Add加法器,实现累加的功能,最终得到I信号或者Q信号。
由图1和图2可以看出,目前的信号解调过程虽然比较成熟,但是运行过程中涉及到较多的乘法器,占用了较多的硬件资源,将导致在处理器芯片的选型上自由度较小,需要在FPGA级别的芯片上才能进行实时处理运算,而且, FPGA芯片价格较高,导致硬件成本较高。
发明内容
本发明的目的是提供一种超声回波数字解调方法及装置,以提高在处理器芯片选型上的自由度,节省硬件成本。
为解决上述技术问题,本发明提供如下技术方案:
一种超声回波数字解调方法,包括:
确定待解调的超声回波信号;
采用预先确定的I信号窗函数序列对所述超声回波信号进行加窗处理,得到I数据;
采用预先确定的Q信号窗函数序列对所述超声回波信号进行加窗处理,得到Q数据;
其中,所述I信号窗函数序列和所述Q信号窗函数序列分别为根据窗函数矩阵、三角函数矩阵、滤波器组和单位矩阵确定的。
在本发明的一种具体实施方式中,所述采用预先确定的I信号窗函数序列对所述超声回波信号进行加窗处理,得到I数据,包括:
从所述超声回波信号中的第一个元素开始,按顺序重复执行以下步骤,直至所述超声回波信号和预先确定的I信号窗函数序列全部送入运算完毕,获得 I数据:
将所述超声回波信号中的元素和所述I信号窗函数序列中相应位置的元素送入乘法器;
使用I信号加法器将所述乘法器的数据与第一寄存器中的数据相加。
在本发明的一种具体实施方式中,所述采用预先确定的Q信号窗函数序列对所述超声回波信号进行加窗处理,得到Q数据,包括:
从所述超声回波信号中的第一个元素开始,按顺序重复执行以下步骤,直至所述超声回波信号和预先确定的Q信号窗函数序列全部送入运算完毕,获得Q数据:
将所述超声回波信号中的元素和所述Q信号窗函数序列中相应位置的元素送入所述乘法器;
使用Q信号加法器将所述乘法器的数据与第二寄存器中的数据相加。
在本发明的一种具体实施方式中,所述I信号窗函数序列ZI为:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中聚科技股份有限公司,未经中聚科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610905267.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种运动关系处理方法及装置
- 下一篇:一种脉冲重复频率确定方法及装置