[发明专利]非易失性存储器模块及其操作方法

说明书

本发明公开了一种非易失性存储器模块，其包括：共享数据总线和传输命令和地址的控制总线的多个易失性存储器装置；至少一个非易失性存储器装置；以及控制器，其适于在主机电源故障时将存储在多个易失性存储器装置中的数据备份到非易失性存储器装置中，并且在电源故障恢复时将备份在非易失性存储器装置中的数据恢复至多个易失性存储器装置中，控制器包括：命令/地址监听逻辑，其用于监听从主机的存储器控制器输入的命令和地址并分析在各自易失性存储器装置中存储的数据的有效区域；和命令/地址控制逻辑，其用于基于命令/地址监听逻辑的分析结果选择具有数据的有效区域的易失性存储器装置，并将所选择的易失性存储器备份至非易失性存储器装置中。

相关申请的交叉引用

本申请要求于2016年3月28日提交的申请号为10-2016-0036643的韩国专利申请的优先权，其全部公开内容通过引用并入本文。

技术领域

示例性实施例涉及半导体存储器技术，更具体地涉及一种能够利用数量减少的信号线单独地访问其中的易失性存储器装置的非易失性双列直插式存储器模块及其操作方法。

背景技术

在大多数情况下，单个控制器被联接至两个或多个存储器装置并控制两个或多个存储器装置。

如图1A所示，当用于命令和地址的控制总线CMD/ADDR_BUS0和在控制器100和存储器装置110_0之间的数据总线DATA_BUS0与控制总线CMD/ADDR_BUS1和在控制器100和存储器装置110_1之间的数据总线DATA_BUS1分离时，控制器100可以单独地控制存储器装置110_0和存储器装置110_1。例如，当读取操作在存储器装置110_0中执行时，写入操作可在存储器装置110_1中执行。

如图1B所示，当控制总线CMD/ADDR_BUS和数据总线DATA_BUS由多个存储器装置110_0和110_1共享时，用于片选信号CS0和CS1的信号线被分别提供。即，分别为相应的存储器装置110_0和110_1提供用于片选信号CS0和CS1的信号线。在这种情况下，通过在存储器装置110_0和110_1之间的片选信号CS0或CS1选择的存储器装置可通过控制总线CMD/ADDR_BUS执行指示的操作，并且可通过共享的数据总线DATA_BUS与控制器100交换信号。

当联接至单个控制器的存储器装置的数量增加时，所需的信号线的数量增加，这增加系统设计的难度并且增加制造成本。

发明内容

各个实施例涉及一种能够利用数量减少的信号线单独地访问其中的易失性存储器装置并能够对有效区域的数据的执行备份操作以防主机电源故障的非易失性双列直插式存储器模块。

在实施例中，非易失性存储器模块可以包括：多个易失性存储器装置，其共享传输数据的数据总线和传输命令和地址的控制总线；至少一个非易失性存储器装置；以及控制器，其适于在主机电源故障时将存储在多个易失性存储器装置中的数据备份至非易失性存储器装置中，并且在电源故障恢复时将备份在非易失性存储器装置中的数据恢复至多个易失性存储器装置中，控制器包括：命令/地址监听逻辑，其适于监听从主机的存储器控制器输入的命令和地址并分析存储在各个易失性存储器装置中的数据的有效区域；和命令/地址控制逻辑，其适于基于命令/地址监听逻辑的分析结果选择具有数据的有效区域的易失性存储器装置并将选择的易失性存储器备份至非易失性存储器装置中。

命令/地址控制逻辑可将用于识别具有数据的有效区域的易失性存储器装置的命令地址延迟(CAL)设置成第一值，并将剩余的易失性存储器装置的命令地址延迟设置成不同于第一值的第二值。

第二值可大于第一值，第二值和第一值之间的差值可以等于或大于行地址到列地址的延迟时间(tRCD：RAS到CAS延迟)。

第二值和第一值之间的差值可以小于行预充电时间(tRP)。