[发明专利]具有PMOS存取晶体管的RRAM单元及其形成方法

说明书

本发明的实施例涉及一种包括由PMOS晶体管驱动的RRAM单元的集成芯片和相关的形成方法。在一些实施例中，集成芯片具有布置在半导体衬底内的PMOS晶体管。电阻式RRAM单元，布置在覆盖半导体衬底的层间介电(ILD)层内。RRAM单元具有第一导电电极，第一导电电极通过具有可变电阻的介电数据存储层与第二导电电极分隔开。第一导电电极通过一个或多个金属互连层连接到PMOS晶体管的漏极端。使用PMOS晶体管驱动RRAM单元，允许减少体效应的影响，因此，允许在低功耗和短时间下执行复位操作。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及RRAM单元及其形成方法。

背景技术

许多现代电子器件包含被配置为存储数据的电子存储器。电子存储器可以是易失性存储器或非易失性存储器。易失性存储器在接通电源时存储数据，而非易失性存储器能够在断开电源时存储数据。电阻式随机存取存储器(RRAM)由于其简单的结构以及相关的CMOS逻辑兼容工艺技术，所以会是下一代非易失性存储技术的候选对象。RRAM单元包括具有可变电阻的介电数据存储层，其布置后段制程(BEOL)金属化层内的两个电极之间。

发明内容

根据本发明的一个方面，提供了一种形成集成芯片的方法，包括：在衬底内形成PMOS晶体管；以及在所述衬底上方形成电阻式随机存取存储器(RRAM)单元，其中，所述RRAM单元具有第一导电电极，所述第一导电电极连接至所述PMOS晶体管的漏极区且通过具有可变电阻的介电数据存储层与第二导电电极分隔开。

根据本发明的另一方面，提供了一种形成集成芯片的方法，包括：在半导体衬底内形成PMOS晶体管；在所述半导体衬底内形成基极电压产生元件，其中，所述基极电压产生元件电连接至所述PMOS晶体管的基极端；在覆盖所述半导体衬底的层间介电(ILD)层内形成一个或多个金属互连层；以及形成电阻式随机存取存储器(RRAM)单元，其中，所述RRAM单元具有第一导电电极，所述第一导电电极通过所述一个或多个金属互连层直接连接至所述PMOS晶体管的漏极端且通过具有可变电阻的介电数据存储层与第二导电电极分隔开。根据本发明的又一方面，提供了一种集成芯片(IC)，包括：PMOS晶体管，布置在半导体衬底内；电阻式随机存取存储器(RRAM)单元，布置在位于所述半导体衬底上方的层间介电层(ILD)内，其中，所述RRAM单元具有第一导电电极，所述第一导电电极通过具有可变电阻的介电数据存储层与第二导电电极分隔；以及一个或多个金属互连层，连接在所述PMOS晶体管的漏极区和所述第一导电电极之间。

附图说明

在阅读附图时，本发明的各个方面可从下列详细描述获得最深入理解。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1示出了包括由PMOS晶体管驱动的电阻式随机存取存储器(RRAM)单元的集成芯片的示意图的一些实施例。

图2A至图2B示出了包括由PMOS晶体管驱动的RRAM单元的集成芯片的一些附加实施例。

图3示出了包括由PMOS晶体管驱动的RRAM单元的集成芯片的截面图的一些实施例。

图4示出了包括由PMOS晶体管驱动的RRAM单元的集成芯片的截面图的一些附加实施例。

图5A至图5B示出了包括由PMOS晶体管驱动的RRAM单元的集成芯片的示意图的一些附加实施例。

图6示出了形成和操作包括由PMOS晶体管驱动的RRAM单元的集成芯片的方法的流程图的一些实施例。

图7至图12B示出了形成和操作包括由PMOS晶体管驱动的RRAM单元的集成芯片的方法的截面图的一些实施例。

具体实施方式