[发明专利]用于嵌入式存储器的高k后制制造工艺

说明书

技术领域

本发明实施例涉及集成电路以及用于制造集成电路的方法。

背景技术

嵌入式存储器是将逻辑器件集成在通用的集成电路(IC)管芯或芯片上的电子存储。嵌入式存储器支持逻辑器件的操作并且通常用于超大规模集成(VLSI)IC管芯或芯片。这种集成通过消除芯片之间的互连结构有利的提高了性能并且通过共享嵌入式存储器和逻辑器件之间的工艺步骤有利地降低了制造成本。

发明内容

根据本发明的一个实施例，提供了一种集成电路(IC)，包括：逻辑器件，布置在半导体衬底上并且包括逻辑栅极，其中，所述逻辑栅极布置在高k介电层内；以及存储单元，布置在所述半导体衬底上并且包括彼此横向邻近的控制晶体管和选择晶体管，其中，所述控制晶体管和所述选择晶体管分别包括控制栅极和选择栅极，以及其中，所述控制晶体管还包括位于所述控制栅极下面的电荷捕获层；其中，所述控制栅极和所述选择栅极是第一材料，以及其中，所述逻辑栅极是第二材料；

根据本发明的另一实施例，还提供了一种用于制造集成电路的方法，所述方法包括：在半导体衬底上方形成电荷捕获层；形成第一材料的控制栅极、选择栅极和伪栅极，所述控制栅极、所述选择栅极和所述伪栅极在所述半导体衬底上方横向隔开，其中，在所述电荷捕获层上方形成所述控制栅极；在横向地位于所述控制栅极、所述选择栅极和所述伪栅极之间形成层间介电(ILD)层，以及所述层间介电(ILD)层具有与所述控制栅极、所述选择栅极和所述伪栅极的上部表面共面的上部表面；去除所述伪栅极以形成栅极开口；形成内衬于所述栅极开口的高k介电层；以及在所述栅极开口中且在所述高k介电层上方形成第二材料的逻辑栅极。

根据本发明的又一实施例，还提供了一种集成电路(IC)包括：逻辑器件，布置在半导体衬底上并且包括逻辑栅极：以及存储单元，布置在所述半导体衬底上并且包括彼此横向邻近的控制晶体管和选择晶体管，其中，所述控制晶体管和所述选择晶体管分别包括控制栅极和选择栅极，以及其中，所述控制晶体管还包括位于所述控制栅极下面的电荷捕获层；其中，所述控制栅极和所述选择栅极是第一材料，以及其中，所述逻辑栅极是第二材料。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出使用高k金属栅极(HKMG)技术的集成电路(IC)的一些实施例的截面图并且包括嵌入式硅-氧化物-氮化物-氧化物-硅(SONOS)存储单元。

图2示出了图1的IC的一些更详细的实施例的截面图。

图3至图22示出用于制造具有嵌入式SONOS存储单元的IC的高k后制方法的一些实施例的一系列截面图。

图23示出了图3至图22的高k后制方法的一些实施例的流程图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。此外，在随后的说明书中，在第二工艺之前实施第一工艺可包括在第一工艺之后立即实施第二工艺的实施例，并且还可以包括在第一工艺和第二工艺之间可实施额外工艺的实施例。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。