[发明专利]互补CMOS管的制造方法

说明书

在本发明提供了一种互补CMOS管的制造方法，所述互补CMOS管的制造方法包括：提供位于同一半导体衬底上的第一锗纳米线和第二锗纳米线，以在所述第一锗纳米线周围形成N型铟镓砷量子阱晶体管以及在所述第二锗纳米线周围形成P型锗无结晶体管。通过所述方法制造的互补CMOS管能够更好的进行栅控制和适用于低功耗逻辑应用，因此显著地改善了静电场，对短沟道具有更强的控制能力。

技术领域

本发明涉及半导体技术领域，特别涉及一种互补CMOS管的制造方法。

背景技术

人们希望通过采用超薄体(UTB)如量子阱结构，来避免MOS晶体管继续按比例缩小至更小尺寸时引发更严重的短沟道效应。高电子迁移率晶体管(HEMT)的基本结构由一个调制掺杂异质结及其源漏结构组成。存在于调制掺杂异质结中的二维电子气(2-DEG)，由于不受电离杂质离子散射的影响，其迁移率非常高。HEMT是平面型电压控制器件，栅极电压Vg可控制异质结势阱的深度，从而控制势阱中2-DEG的面密度，进而控制器件的工作电流。

对于目前常用的平面型GaAs体系的HEMT，通常其中的n-Al_xGa_1-xAs控制层(或势垒层)应该是耗尽的(厚度一般为数百nm，掺杂浓度为10⁷～10⁸/cm³)。若n-Al_xGa_1-xAs层厚度较大、掺杂浓度又高，则在Vg＝0时就存在有2-DEG，器件为耗尽型器件，反之则为增强型器件(Vg＝0时，肖特基耗尽层即延伸到本征GaAs层内部)。对于平面型HEMT，仍然存在不能有效控制的短沟道效应。

发明内容

本发明的目的在于提供一种互补CMOS管的制造方法，以增强对短沟道效应的控制能力。

为解决上述技术问题，本发明提供一种互补CMOS管的制造方法，所述互补CMOS管的制造方法包括：提供位于同一半导体衬底上的第一锗纳米线和第二锗纳米线，以在所述第一锗纳米线周围形成N型铟镓砷量子阱晶体管以及在所述第二锗纳米线周围形成P型锗无结晶体管，其中，

通过如下方法形成所述N型铟镓砷量子阱晶体管：

在所述第一锗纳米线上形成轻掺杂N沟道铟镓砷层以及在所述轻掺杂N沟道铟镓砷层上形成重掺杂铟镓砷外延；

在所述重掺杂铟镓砷外延的源极区域和漏极区域之间形成第一沟槽；

在所述重掺杂铟镓砷外延上及第一沟槽周围形成半导体势垒层；

在所述第一沟槽内形成第一金属栅极；

在所述第一金属栅极两侧分别形成第一源极和第一漏极，从而形成N型铟镓砷量子阱晶体管；

通过如下方法形成所述P型锗无结晶体管：

在所述第二锗纳米线上形成重掺杂P型锗外延；

在所述重掺杂P型锗外延的源极区域和漏极区域之间形成第二沟槽；

在所述第二沟槽内形成第二金属栅极；

在所述第二金属栅极两侧分别形成第二源极和第二漏极，从而形成P型锗无结晶体管。

可选的，在所述互补CMOS管的制造方法中，通过如下方法提供位于同一半导体衬底上的第一锗纳米线和第二锗纳米线：

提供半导体衬底，所述半导体衬底包括硅层和位于所述硅层上的锗层；

在所述半导体衬底中形成浅沟槽隔离，所述浅沟槽隔离将所述锗层分隔成第一锗块和第二锗块；

去除部分厚度的浅沟槽隔离，以暴露出所述第一锗块和所述第二锗块；