[发明专利]单层多晶硅电子抹除式可复写只读存储器

说明书

本发明公开一种单层多晶硅电子抹除式可复写只读存储器，包含有一源极、一漏极、一介电层以及一电极层。源极以及漏极位于一基底中，其中源极以及漏极具有一第一导电型。介电层设置于基底上且位于源极以及漏极之间，其中介电层包含第一介电层，第一介电层具有分隔的二穿隧介电部分，且二穿隧介电部分的厚度薄于第一介电层的其他部分的厚度。电极层设置于介电层上，其中电极层包含一第一电极设置于第一介电层上，因而第一电极为一浮置栅极。

技术领域

本发明涉及一种单层多晶硅电子抹除式可复写只读存储器，且特别是涉及一种具有二穿隧介电部分的单层多晶硅电子抹除式可复写只读存储器。

背景技术

电子抹除式可复写只读存储器为用户提供出色的性能。由于程序写入及抹除所需的高压可由内部产生，因此仅需要施加一外部电源即可运作。程序的写入及抹除的操作以每一个位为单位进行。电子抹除式可复写只读存储器运作的原理是将电子补陷于一浮置栅极中，因而能改变各单元的特性，使存入逻辑的「0」或「1」。电子抹除式可复写只读存储器的每一单元通常是由两个晶体管构成，其中存储晶体管具有浮置栅极捕获电子。另外，另设有一个存取晶体管作为操作之用。详细而言，在对于电子抹除式可复写只读存储器进行写入或抹除程序时会施加电压于内存中。当对于电子抹除式可复写只读存储器进行抹除操作时，将电子补陷于浮置栅极中；当对于电子抹除式可复写只读存储器进行写入操作时，将电子自浮置栅极抹除。为使各电子装置可兼容，可例如将各电子装置在抹除状态设定为逻辑的「1」，而在写入状态设定为逻辑的「0」。

当然，为能实现施加电压于内存中即可写入或抹除程序的操作，必须在浮置栅极及基底的栅极通道之间设置一可穿隧的介电层，因而在施加适当电压时，可将电子补陷或移出浮置栅极。因此，关于电子抹除式可复写只读存储器，特别是电子抹除式可复写只读存储器中的可穿隧的介电层，的结构、材质以及复写次数会直接影响电子抹除式可复写只读存储器的使用寿命，特别在实验数据中显示会更影响电子抹除式可复写只读存储器在高温使用的寿命。

发明内容

本发明提出一种单层多晶硅电子抹除式可复写只读存储器，其将浮置栅极下方的介电层形成有二个以上分离的穿隧介电部分，因此可在进行程序写入及抹除操作中分摊电子穿隧次数，进而延长单层多晶硅电子抹除式可复写只读存储器的使用寿命。

本发明提供一种单层多晶硅电子抹除式可复写只读存储器(single polyelectrical erasable programmable read only memory,EEPROM)，包含有一源极、一漏极、一介电层以及一电极层。源极以及漏极位于一基底中，其中源极以及漏极具有一第一导电型。介电层设置于基底上且位于源极以及漏极之间，其中介电层包含第一介电层，第一介电层具有分隔的二穿隧介电部分，且二穿隧介电部分的厚度薄于第一介电层的其他部分的厚度。电极层设置于介电层上，其中电极层包含一第一电极设置于第一介电层上，因而第一电极为一浮置栅极。

基于上述，本发明提出一种单层多晶硅电子抹除式可复写只读存储器，其具有二个以上的穿隧介电部分，因而能延长单层多晶硅电子抹除式可复写只读存储器的使用寿命。具体来说，位于浮置栅极下方的第一介电层具有二个以上互相绝缘的穿隧介电部分，而穿隧介电部分的厚度薄于第一介电层的其他部分的厚度，因而能使电子在适当电压下仅通过穿隧介电部分并补陷于浮置栅极中，但不会通过第一介电层的其他部分。如此一来，通过在每次程序写入及抹除操作中，电子仅通过多个穿隧介电部分的其中之一(意即多个穿隧介电部分可分摊程序写入及抹除操作的次数)，而能达到延长单层多晶硅电子抹除式可复写只读存储器的使用寿命的功能。

附图说明

图1为本发明一实施例的单层多晶硅电子抹除式可复写只读存储器的俯视图；

图2为本发明一实施例的单层多晶硅电子抹除式可复写只读存储器的剖视图；

图3为本发明一实施例的程序写入多晶硅电子抹除式可复写只读存储器的剖视图；

图4为本发明一实施例的程序抹除多晶硅电子抹除式可复写只读存储器的剖视图。