[发明专利]封装半导体器件的衬底互连结构有效
申请号: | 201610919948.6 | 申请日: | 2016-10-21 |
公开(公告)号: | CN107978576B | 公开(公告)日: | 2023-07-28 |
发明(设计)人: | 饶开运;冯志成;贺碧华;N·K·O·卡兰达;陈兰珠;臧园 | 申请(专利权)人: | 恩智浦美国有限公司 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L23/49;H01L23/538 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 申发振 |
地址: | 美国得*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 封装 半导体器件 衬底 互连 结构 | ||
用于半导体器件的“通用”衬底,由非导电衬底材料形成。在衬底材料中形成均匀的导电柱阵列。柱从衬底的上表面延伸到衬底的下表面。管芯安装盘可以形成在衬底材料的上表面上。在管芯安装盘下面的柱通过导线连接到管芯安装盘的周边之外的柱。电源和接地环可以通过连接包围管芯安装盘的柱形成。
技术领域
本发明涉及集成电路(IC)封装,并且更具体地,涉及用于半导体封装的衬底。
背景技术
包括互连结构(例如铜柱)的阵列并用于半导体封装的衬底是已知的,例如飞思卡尔半导体公司的美国专利US9437492中,在封装半导体器件过程中,半导体管芯被安装和附接到一组柱,然后用焊线电连接到其他柱。然后用塑料材料封装管芯和焊线以形成封装器件。不幸的是,管芯下面的柱或上面安装管芯的柱不能被使用,因为这些柱被管芯覆盖。能够利用这些柱是有利的。
发明内容
在一个实施例中,提供了一种用于半导体器件的衬底,包括不导电的衬底材料,形成在衬底材料中导电的柱的均匀阵列,以及形成在衬底材料的上表面的管芯安装盘。柱从所述衬底的上表面延伸到衬底材料的下表面。
在一个实施例中,本发明提供了一种封装半导体器件,包括非导电衬底,所述非导电衬底包括从所述衬底的上表面延伸到衬底的下表面的导电柱的均匀阵列;第一电连接器,将位于管芯覆盖区下方的柱连接到所述管芯覆盖区外部的柱中的第一选定柱;半导体管芯,其具有附接到所述衬底的上表面的非活性下表面;和第二电连接器,将所述管芯的活性上表面上的第一组焊盘连接到所述管芯覆盖区之外的所述第一选定柱,使得位于所述管芯覆盖区下方的所述柱与所述第一组焊盘具有电连接。
在另一个实施例中,本发明提供一种半导体器件的衬底上的柱之间的连接的方法。该方法包括:连接管芯底下的柱和管芯外面的柱,连接管芯上的焊盘和所述管芯外面的柱,使得管芯底下的柱与管芯上的焊盘具有电连接。所述柱形成于非导电衬底材料中,并且在衬底材料中形成均匀阵列。
附图说明
图1是根据本发明一个实施例的部分封装半导体器件的俯视图;
图2是根据本发明另一个实施例的部分封装半导体器件的俯视图;
图3A和3B示出了根据本发明一个实施例的封装半导体器件的一部分的侧面截面图和仰视图;
图4A和4B示出了根据本发明另一个实施例的封装半导体器件的一部分的侧面截面图和仰视图;
图5是根据本发明的一个实施例的部分封装的半导体器件的俯视图;以及
图6A和6B是根据本发明的另一个实施例的部分封装的半导体器件的俯视图。
具体实施方式
本发明的详细说明性的实施例在本文中公开。然而,这里公开的具体结构和功能细节仅仅是起到代表性的描述本发明的目的。本发明可以体现为许多替代形式,不应该被限定为这里阐述的实施例。此外,本文所使用的术语仅用于描述特定实施例的目的,不旨在限制本发明的示范性实施例。
如本文所使用的,除非上下文另有明确说明,单数形式“一”,“一个”和“该”也旨在包括复数形式。进一步可以理解的是,术语“包括”和/或“包含”表示所陈述的特征,步骤,或部件的存在,但不排除存在或添加一个或多个其它特征,步骤,或组件。还应当注意,在一些替代实施方式中,所提到的功能/动作可以不按照附图中所示的顺序发生。例如,取决于所涉及的功能/动作,连续示出的两个图实际上可以基本上同时执行或者有时可以以相反的顺序执行。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩智浦美国有限公司,未经恩智浦美国有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610919948.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:封装结构及其制作方法
- 下一篇:一种低阻抗的复合钯钌铜线及其制造方法