[发明专利]集成电路用掩模版二次曝光方法

说明书

本发明公开了一种集成电路用掩模版二次曝光方法，属于半导体技术领域，通过手动曝光、显影的方法，将二次对位标记区域光刻胶去除，显现出二次对位图形，减少光刻胶涂布质量对二次对位的干扰，降低对涂胶工艺以及曝光机台的要求，能有效减少二次曝光时间，提高曝光效率。

技术领域

本发明属于半导体技术领域，尤其涉及一种集成电路用掩模版二次曝光方法。

背景技术

在半导体、集成电路、光伏产品等电子产品制造过程中，先进相移掩模(PSM)制造是关键技术之一。当设计线宽小于0.18μm时，一般二元掩模由于图形边缘散射会降低整体的对比度，无法得到所需要的图形，这样就必须在掩模关键层采用OPC(光学邻近效应)和PSM(相移技术)，而高阶掩模板(PSM掩模)或者进行必要的缺陷修补时又需进行二次曝光工艺。

掩模版在进行二次曝光工艺前，由于基板上已经存在第一次曝光、工艺后所呈现的图像，故在进行二次曝光时需对掩模版的位置进行校准，防止在二次曝光时起始位置出现偏差。此功能通过具有二次曝光功能的激光机omega6600E可以实现，该机台配备一套专门用于二次曝光的系统，其中包括具有校准功能的激光镭射。

目前我们进行二次曝光工艺时，所存在的问题是，由于光刻胶的存在会对二次定位信号造成干扰，Al ignment时会耗时10～15分钟左右时间，当三点做完Al ignment将会耗时将近半个多小时，会降低机台的曝光效率，从而会影响整体产量。同时，由于光刻胶的存在，对涂胶工艺要求因此也相应提高。

发明内容

本发明的目的是提供一种能降低对涂胶工艺的要求以及二次曝光定位时间，加快曝光效率，提升产能的集成电路用掩模版二次曝光方法。

为实现上述目的，本发明采用如下技术方案：集成电路用掩模版二次曝光方法，包括如下步骤：

a、在所提供的需二次曝光的掩模版上的金属层一侧的版面上涂覆一层保护膜层，该保护膜层为光刻胶层；

b、在保护膜层上选定至少三个对位标记区域，对每个对位标记区域均进行白光光照；

c、通过显影工序，对保护膜层上的所有对位标记区域进行显影后去除；

d、制作一个二次曝光专用ms文件，调用此ms文件进行二次曝光。

所述步骤a中，所述保护膜层的厚度为440nm～480nm。

所述步骤b中，白光照射时间为60s。

所述步骤c中，所述显影工序是利用显影液进行显影，显影时间为130s。

本发明所述的集成电路用掩模版二次曝光方法，具有如下有益效果：

1、集成电路用掩模版二次曝光方法是使用既有的工艺设备完成，勿须其它支撑性设备；

2、通过手动曝光、显影方法去除二次定位标记区域的光阻，降低对Omega 6600E、涂胶机台的要求。

3、减少二次曝光所需时间，提升曝光效率。

附图说明

图1是步骤a的结构示意图；

图2是步骤b的结构示意图；

图中：对位标记区域1、保护膜层2、金属层3、玻璃板4、掩模版5、clear区6。

具体实施方式

由图1和图2所示的集成电路用掩模版二次曝光方法，包括如下步骤：