[发明专利]一种资源分配方法和高速缓冲存储器Cache

说明书

本发明实施例公开了一种资源分配方法，该方法应用于多处理器共享的Cache中，其中，Cache包括：Cache控制器和Cache寄存器；Cache寄存器包括：每个处理器对应的统计寄存器和每个处理器对应的锁定寄存器；该方法包括：每个统计寄存器统计每个统计寄存器对应的处理器在预设时间内所访问的Cache容量，得到每个处理器的Cache访问容量，发送每个处理器的Cache访问容量至Cache控制器；Cache控制器根据每个处理器的Cache访问容量，确定出每个处理器的Cache分配容量；Cache控制器将每个处理器的Cache分配容量写入每个处理器对应的锁定寄存器中。本发明实施例还同时公开了一种Cache。

技术领域

本发明涉及多处理器领域，尤其涉及一种资源分配方法和高速缓冲存储器Cache。

背景技术

目前，在芯片系统中，面积成本是一个至关重要的因素，而在降低面积成本的同时，如何保证处理器的性能也成为了人们一直在亟待解决的关键问题。

在现代多核系统中，多核共享高速缓冲存储器(Cache)是最基本的提升处理器访问性能的方法，但是，在多核系统架构中，每一个处理器核处理的任务不同，每个核处理任务的时间不同，这样，就导致每个核对Cache资源的使用需求不同；而在当前的多核架构中，Cache的锁定(lockdown)模式下，处理器对Cache容量的使用都是静态分配好的，没有考虑处理器对Cache动态访问的需求变化，这种情况下，Cache访问需求比较大的核访问性能得不到提升，Cache需求比较小的核使用的Cache资源出现浪费，不利于多核系统中面积成本和访问性能的平衡。

发明内容

有鉴于此，本发明实施例期望提供一种资源分配方法和高速缓冲存储器Cache，在多核系统中，在降低面积成本的同时保证多个处理器的性能，提高用户体验。

为达到上述目的，本发明的技术方案是这样实现的：

第一方面，本发明实施例提供一种资源分配方法，该方法应用于多处理器共享的高速缓冲存储器Cache中，其中，所述Cache包括：Cache控制器和Cache寄存器；所述Cache寄存器包括：每个处理器对应的统计寄存器和所述每个处理器对应的锁定寄存器；所述方法包括：每个统计寄存器统计所述每个统计寄存器对应的处理器在预设时间内所访问的Cache容量，得到所述每个处理器的Cache访问容量，发送所述每个处理器的Cache访问容量至所述Cache控制器；所述Cache控制器根据所述每个处理器的Cache访问容量，确定出所述每个处理器的Cache分配容量；所述Cache控制器将所述每个处理器的Cache分配容量写入所述每个处理器对应的锁定寄存器中。

进一步地，所述Cache控制器根据所述每个处理器的Cache访问容量，确定出所述每个处理器的Cache分配容量，包括：所述Cache控制器根据所述每个处理器的Cache访问容量的大小，按照正相关关系确定出所述每个处理器的Cache分配容量。

进一步地，所述Cache控制器根据所述每个处理器的Cache访问容量的大小，按照正相关确定出所述每个处理器的Cache分配容量，包括：所述Cache控制器根据所述每个处理器的Cache访问容量的大小，按照正比例关系确定出所述每个处理器的Cache分配容量。

进一步地，所述Cache寄存器还包括：一个计数寄存器；相应地，所述每个统计寄存器统计所述每个统计寄存器对应的处理器在预设时间内所访问的Cache容量，得到所述每个处理器的Cache访问容量，包括：所述Cache控制器控制所述每个统计寄存器开始统计所述每个统计寄存器对应的处理器所访问的Cache容量，且启动所述计数寄存器计数；所述Cache控制器在确定所述计数寄存器计数结束时，控制所述每个统计寄存器结束统计所述每个统计寄存器对应的处理器所访问的Cache容量，得到所述每个处理器的Cache访问容量。

进一步地，所述每个统计寄存器的位宽与所述每个统计寄存器对应的处理器中运行的软件代码量成正相关。