[发明专利]一种修复保持时间违例的方法和装置

说明书

本发明公开了一种修复保持时间违例的方法，包括：确定当前时序路径的保持时间违例的时长，根据所述保持时间违例的时长确定增加延迟所需的负载大小；根据所述负载大小从标准单元库中选择冗余单元，并将所述冗余单元接入时序电路。本发明还公开了一种修复保持时间违例的装置。

技术领域

本发明涉及保持时间违例的领域，尤其涉及一种修复保持时间违例的方法和装置。

背景技术

当今的芯片设计，数字电路部分主要以同步设计为主，而同步电路的一个核心器件就是寄存器。要使寄存器能够正常工作，必须使采样信号满足建立时间和保持时间的要求。建立时间和保持时间是一对矛盾结合体，互相制约，共同要求了寄存器的数据到达时间既不能太迟也不能太早。

其中，建立时间是指在寄存器的时钟信号上升沿到来之前，数据信号稳定不变的时间，如果时序路径延迟太大，建立时间不够，数据不能被准确输入寄存器，就会导致建立时间违例。

保持时间是指在寄存器的时钟信号上升沿到来以后，数据信号稳定不变的时间，如果时序路径延迟太小，保持时间不够，数据同样不能被准确输入寄存器，这就是通常所说的保持时间违例。

图1为存在保持时间违例的原始电路的示意图；如图1所示，原始电路包括组合逻辑和分别连接组合逻辑输入端和输出端的寄存器；图2为传统修复保持时间违例的原理示意图；如图2所示，现有技术中，修复保持时间违例的方法，包括：从标准单元库中选择一个缓冲器或者偶数个相连的反向器，在原始电路上增加缓冲器，利用缓冲器本身的延迟，增大整个时序路径的延迟。所述标准单元库，是集成电路芯片后端设计过程中的基础部分。一般每个工艺厂商在每个工艺下都会提供相应的标准单元。所述标准单元库包括版图库、符号库、电路逻辑库等；具体包含了组合逻辑、时序逻辑、功能单元和特殊类型单元。

现有技术中的方法对于保持时间违例比较大或者建立时间余量比较充分的电路来说非常有效。然而，当保持时间违例比较小，而且建立时间的余量又不充足时，由于缓冲器本身的延迟比较大，时序路径加入缓冲器后虽然解决了保持时间的违例，但是却会导致建立时间的违例，因此现有技术中的方法不可行。

发明内容

为解决现有存在的技术问题，本发明实施例提供一种修复保持时间违例的方法和装置，在不影响原有时序路径绕线的基础上增加冗余单元，从而解决时序电路存在的保持时间违例的问题。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供了一种修复保持时间违例的方法，所述方法包括：

确定当前时序路径的保持时间违例的时长，根据所述保持时间违例的时长确定增加延迟所需的负载大小；

根据所述负载大小从标准单元库中选择冗余单元，并将所述冗余单元接入时序电路。

上述方案中，所述根据所述负载大小从标准单元库中选择冗余单元之前，所述方法还包括：

获得标准单元库中各个单元的输入管脚电容，根据所述单元的输入管脚电容大小对各个单元进行排序获得第一列表；

所述第一列表，包括：所述单元、所述单元的输入管脚电容。

上述方案中，所述根据所述负载从标准单元库中选择冗余单元，并将所述冗余单元接入时序电路；包括：

根据所述负载大小，从所述第一列表中选择所述输入管脚电容与所述负载大小相等的单元作为所述冗余单元；

将所述冗余单元的输入管脚连接所述时序电路，所述冗余单元的输出管脚保持输出悬空。

上述方案中，所述将所述冗余单元接入时序电路之后，所述方法还包括：

当所述时序电路的保持时间违例未被修复时，重新选择负载更大的单元作为冗余单元，并将所述冗余单元重新接入所述时序电路。