[发明专利]一种基于串行Flash控制器接收数据的方法及装置在审
申请号: | 201610934188.6 | 申请日: | 2016-10-31 |
公开(公告)号: | CN108009105A | 公开(公告)日: | 2018-05-08 |
发明(设计)人: | 张康;张亚国;杨沛 | 申请(专利权)人: | 深圳市中兴微电子技术有限公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16 |
代理公司: | 北京派特恩知识产权代理有限公司 11270 | 代理人: | 姚开丽;王军红 |
地址: | 518055 广东省深*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 串行 flash 控制器 接收 数据 方法 装置 | ||
本发明公开了一种基于串行Flash控制器接收数据的方法,包括:当串行Flash控制器接收到闪存Flash芯片发送的输入数据时,获取采样选择寄存器的值,根据所述采样选择寄存器的值和第二工作时钟信号确定采样延时时间;所述第二工作时钟信号为串行Flash控制器的工作时钟信号;根据所述采样延时时间调整采样开始时刻进行采样以接收所述输入数据;其中,所述采样开始时刻为以第二工作时钟信号为采样信号开始对所述Flash芯片发送的输入数据进行采样的时刻。本发明还公开了一种基于串行Flash控制器接收数据的装置。
技术领域
本发明涉及通信领域,尤其涉及一种基于串行Flash控制器接收数据的方法及装置。
背景技术
目前,串行Flash控制器存在串行输出时钟和串行输入时钟,其中,Flash控制器以串行输出时钟信号将数据输出至Flash芯片,Flash控制器以串行输入时钟信号采样Flash芯片输入的数据。对于Flash控制器传输到Flash芯片的数据和串行输出时钟,二者经过线路上的延时相同,几乎同时到达Flash芯片;而对于Flash芯片传输到串行Flash控制器的数据和串行输入时钟,二者经过线路上的延时差异较大,串行输入时钟比输入数据的延时小。在Flash芯片下降沿发送数据,Flash控制器上升沿采样数据的情况下,半个周期的余量仅能满足低频条件下正确采样数据,对于更高频率的串行时钟来说,串行Flash控制器数据采样会发生错误。可见,串行Flash控制器从Flash芯片接收数据时的串行时钟频率较低,难以满足更高速度的数据传输。
因此,亟需一种基于串行Flash控制器接收数据的技术方案,以能够提高串行Flash控制器和Flash芯片之间的数据传输速度。
发明内容
有鉴于此,本发明实施例希望提供一种基于串行Flash控制器接收数据的方法及装置,能够提高串行Flash控制器和Flash芯片之间的数据传输速度。
本发明实施例的技术方案是这样实现的:
一方面,本发明实施例提供一种基于串行Flash控制器接收数据的方法,所述方法包括:
当串行Flash控制器接收到闪存Flash芯片发送的输入数据时,获取采样选择寄存器的值,根据所述采样选择寄存器的值和第二工作时钟信号确定采样延时时间;所述第二工作时钟信号为串行Flash控制器的工作时钟信号;
根据所述采样延时时间调整采样开始时刻进行采样以接收所述输入数据;其中,所述采样开始时刻为以第二工作时钟信号为采样信号开始对所述Flash芯片发送的输入数据进行采样的时刻。
在上述方案中,所述方法还包括:
发送预设的第一工作时钟信号至闪存Flash芯片;
其中,所述第一工作时钟信号的频率小于所述第二工作时钟信号的频率。
在上述方案中,所述方法还包括:
根据所述第二工作时钟信号和所述输入数据的延时大小确定采样延时周期系数;
根据所述采样延时周期系数调整采样选择寄存器的值。
在上述方案中,对于每一路输入数据,所述方法还包括:
根据输入数据的延时大小和时钟缓冲器的延时精度确定延时系数;
根据所述延时系数确定时钟缓冲选择寄存器的值和数据延时选择寄存器的值。
在上述方案中,当以多路传输模式从所述Flash芯片接收输入数据时,获取采样选择寄存器的值之前,对于每一路输入数据,所述方法还包括:
获取时钟缓冲选择寄存器的值、数据延时选择寄存器的值;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市中兴微电子技术有限公司,未经深圳市中兴微电子技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610934188.6/2.html,转载请声明来源钻瓜专利网。