[发明专利]基于软件自测试技术的慢速外设高效测试架构及方法

说明书

技术领域

本发明公开电路基于软件自测试技术的慢速外设高效测试架构及方法，属于处理器测试的技术领域。

背景技术

慢速外设的测试是处理器系统测试的研究方向之一。慢速外设的时钟频率远远低于处理器时钟频率导致处理器在测试慢速外设时长时间处于空闲阶段。

现有的慢速外设(如：UART、I²C、SPI)的时钟频率远低于处理器的时钟频率，例如，处理器的时钟为100M，而外设时钟只有10M、20M，甚至更低。同时又由于采用的是串行的数据传输方式，上述原因导致处理器与这类外设之间进行数据传输时所需等待的时间过长，严重限制了处理器的高速处理性能，也影响了慢速外设的测试效率。

传统的内建自测试、边界扫描技术等，除了需要增加硬件电路开销以外，还有随之而来的功耗开销，同时缺乏灵活的可扩展性。软件自测试技术是利用处理器可编程资源来运行规范的程序以实现测试处理的一种新型处理器测试技术，本发明旨在提出一种新型的基于软件自测试技术的慢速外设高效测试架构及方法。

发明内容

本发明的发明目的是针对上述背景技术的不足，提供基于软件自测试技术的慢速外设高效测试架构及方法，无需另外添加的伪随机数发生器电路，同时利用测试调度算法合理、高效地实现慢速外设的测试，解决了现有慢速外设测试功耗大、可扩展性差的技术问题。

本发明为实现上述发明目的采用如下技术方案：

基于软件自测试技术的慢速外设高效测试系统为具有软件自测功能的微处理器系统，采用该微处理器系统对挂接在外部总线上的外设进行测试，

所述微处理器系统包含：

ROM，存储测试向量生成程序以及测试调度程序；

挂接在外部总线上的微处理器核，调用测试向量生成程序以产生符合各慢速外设测试要求的测试向量集，调用测试调度程序生成用于调整测试地址、调用测试向量生成程序、按照优先测试等待时间最长测试组并利用执行等待时间最长测试组中各测试行为的时间间隔执行其余测试组的原则生成测试向量施加顺序、按序施加测试向量、按序收集测试响应数据的测试指令，所述按序施加测试向量、按序收集测试响应数据的测试指令通过外部总线传输至外设；

RAM，存储微处理器核生成的测试向量集以及慢速外设反馈的测试响应数据。

基于软件自测试技术的慢速外设高效测试方法，采用上述系统实现，具体为：根据慢速外设外部特性生成测试向量集，基于微处理器系统自身指令集生成测试指令，对测试指令进行取指、译码、执行、访存、回写处理以实现测试向量的施加，根据优先测试等待时间最长测试组并利用执行等待时间最长测试组中各测试行为的时间间隔执行其余测试组的原则对外挂在总线上的慢速外设依次进行测试。

基于软件自测试技术的慢速外设高效测试方法中，根据慢速外设外部特性生成测试向量集的方法为：根据被测慢速外设的特性分析并选取线性反馈移位寄存器的初始状态、本原多项式，调用伪随机数发生程序模拟线性反馈移位寄存器以生成位宽满足各慢速外设测试要求的伪随机数，满足各慢速外设测试要求的伪随机数组成测试向量集。

基于软件自测试技术的慢速外设高效测试方法中，基于微处理器系统自身指令集生成测试指令通过修改或添加微处理器系统自身指令集中的定制指令实现。

基于软件自测试技术的慢速外设高效测试方法中，根据优先测试等待时间最长测试组并利用执行等待时间最长测试组中各测试行为的时间间隔执行其余测试组的原则对外挂在总线上的慢速外设依次进行测试的方法为：

首先，安排等待时间最长的测试组进行测试；

接着，当等待时间次长的测试组在等待时间最长的测试组中各测试行为执行时间的间隔中能够完成时，在所述时间间隔中将等待时间次长的测试组中各测试行为安排在紧邻等待时间最长测试组中对应测试行为的空闲时钟，否则，将等待时间次长的测试组中各测试行为安排在等待时间最长测试组中对应测试行为完成后的第一个空闲时钟，依次类推，完成所有测试组执行顺序的排列；

最后，按测试组执行顺序依次向外挂在总线上的慢速外设传输测试指令，并按序取回各慢速外设的测试响应数据。

本发明采用上述技术方案，具有以下有益效果：

(1)本发明提出了一种无需增加额外特定测试硬件电路即可实现慢速外设高效测试的架构，减小了系统开销；