[发明专利]一种标准单元的版图结构及电子装置

说明书

本发明提供了一种标准单元的版图结构及电子装置。所述版图结构包括：沿第一方向彼此并排设置的第一晶体管区域和第二晶体管区域以及设置于所述第一晶体管区域和所述第二晶体管区域之间的虚拟图形区域；所述第一晶体管区域和所述第二晶体管区域内分别设置有沿第一方向延伸的第一有源区和第二有源区，以及分别沿第二方向延伸的第一栅极结构和第二栅极结构，所述虚拟栅极图形区域内设置有沿第二方向延伸的虚拟栅极结构；所述虚拟栅极结构包括与所述第一有源区和所述第二有源区对应设置的凸起区域或凹陷区域。本发明在所述版图结构中通过改变所述虚拟图案的形状，来增加所述功能区域的尺寸，以使尺寸逐渐变小的器件具有更好的均一性，进一步提高良率。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种标准单元的版图结构及电子装置。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。

随着器件尺寸的进一步缩小，PMOS器件在源/漏极区增加了锗硅应力层，并通过增加锗硅应力层中的锗含量来提高载流子迁移率，目前工艺中标准单元(Standard-Cell，STDcell)布局大都使用最小设计规则(uses the minimum design rule)，然而在锗硅应力层的外延过程中由于较小尺寸的PMOS的源漏尺寸的不稳定性不可避免的导致性能漂移。

此外，由于PMOS的源漏尺寸的缩小，所述锗硅应力层的外延也更加难以控制，当源漏外延发生对准偏移时阈值电压也很容易增加，使器件性能和良率受到影响。

因此，为了解决上述问题，有必要提出一种新的标准单元的版图结构。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明实施例一中提供了一种标准单元的版图结构，其特征在于，所述版图结构包括：

沿第一方向彼此并排设置的第一晶体管区域和第二晶体管区域以及设置于所述第一晶体管区域和所述第二晶体管区域之间的虚拟图形区域；

所述第一晶体管区域和所述第二晶体管区域内分别设置有沿第一方向延伸的第一有源区和第二有源区，以及分别沿第二方向延伸的第一栅极结构和第二栅极结构，所述虚拟栅极图形区域内设置有沿第二方向延伸的虚拟栅极结构；

所述虚拟栅极结构包括与所述第一有源区和所述第二有源区对应设置的凸起区域或凹陷区域。

可选地，如果所述第一有源区和所述第二有源区上设置有接触孔图案，则所述虚拟栅极结构与所述第一有源区和所述第二有源区对应的区域为凹陷区域。

可选地，如果所述第一有源区和所述第二有源区上没有设置接触孔图案，则所述虚拟栅极结构与所述第一有源区和所述第二有源区对应的区域为凸起区域。

可选地，如果所述第一有源区和所述第二有源区上没有设置接触孔图案，则所述第一有源区和所述第二有源区的尺寸沿凸起方向减小。

可选地，所述第一有源区和所述第二有源区与所述凸起区域之间的距离保持不变；

所述第一有源区和所述第二有源区与所述凹陷区域之间的距离保持不变。

可选地，如果所述第一有源区和所述第二有源区上设置有接触孔图案，所述第一有源区和所述第二有源区包括向所述虚拟栅极结构延伸的延伸区域，所述延伸区域的横向尺寸等于所述凹陷区域中凹陷的横向尺寸。