[发明专利]数字时钟占空比校正

说明书

本申请涉及数字时钟占空比校正。一种时钟发生器包括占空比校正电路。占空比校正电路包括占空比检测器。占空比检测器包括第一可编程延迟元件(112)和控制器(114)。第一可编程延迟元件(112)被配置成延迟时钟信号。控制器(114)被配置成改变由第一可编程延迟元件(112)施加于时钟信号的延迟量以及施加由第一可编程延迟元件(112)提供的延迟版本的时钟信号以定位不同版本的时钟信号的边沿并测量该不同版本的时钟为高期间的时间。控制器(114)也被配置成基于所测量的不同版本的时钟为高期间的时间，生成指示施加于时钟信号的占空比的调节量的数字值。

背景技术

时钟信号往往用在许多电子电路中并用于各种目的。例如，时钟信号被用来触发数字电路(诸如处理器、存储器装置等)中的同步电路(例如，触发器)。时钟信号可以利用各种类型的振荡器和支持电路系统来生成。时钟信号在两个电平(例如，逻辑高电平和逻辑低电平)之间连续变换。时钟信号具有由在逻辑高的时间段和在逻辑低的时间段确定的占空比。

时钟信号的占空比通常被表示为百分比。例如，具有80％高和20％低的图案的时钟信号具有80％的占空比。在一些应用中，可能期望时钟信号的占空比为50％占空比，其中，50％占空比具有相等的高部分和低部分的波形。例如，如果50％的占空比时钟未被施加到电路，依赖两个时钟沿的电路可能不能正确工作。遗憾的是，许多类型的电路造成占空比失真，并且可能难以保持50％的占空比。

发明内容

本文公开了用于控制时钟的占空比的装置和方法。在一些实施例中，时钟发生器包括占空比校正电路。占空比校正电路包括占空比检测器。占空比检测器包括第一可编程延迟元件和控制器。第一可编程延迟元件被配置成延迟时钟信号。控制器被配置成改变由第一可编程延迟元件施加到时钟信号的延迟量，并且施加由第一可编程延迟元件提供的延迟版本的时钟信号以定位不同版本的时钟信号的边沿并测量不同版本的时钟为高期间的时间。控制器还被配置成基于测量的不同版本的时钟为高期间的时间，生成指示施加到时钟信号的占空比的调节量的数字值。

在其它实施例中，时钟占空比校正电路包括占空比检测器和占空比调节器。占空比检测器包括检测器延迟元件和控制器。检测器延迟元件被配置成将已校正时钟信号延迟可编程的时间。控制器被配置成改变由检测器延迟元件施加于已校正时钟信号的延迟量、基于由检测器延迟元件生成的延迟版本的已校正时钟信号来测量已校正时钟信号的占空比，以及基于所测量的已校正时钟信号的占空比生成指示施加于已校正时钟信号的占空比的调节量的数字值。占空比调节器被配置成响应于数字值的变化来改变已校正时钟信号的占空比。

在进一步实施例中，用于校正时钟信号的占空比的方法包含通过改变施加于已校正时钟信号的延迟，测量已校正时钟信号的高部分的持续时间，以及通过改变施加于已校正时钟信号的延迟，测量已校正时钟信号的低部分的持续时间。已校正时钟信号的高部分的持续时间与已校正时钟信号的低部分的持续时间比较以确定高部分和低部分中的哪个更长。通过以下方式调节已校正时钟信号的占空比：改变控制已校正时钟信号的占空比的数字值，以减少被确定为更长的已校正时钟信号的那部分的持续时间，以及应用该数字值以改变已校正时钟信号的占空比。

附图说明

为了详细描述各种示例，现将参考随附图，其中：

图1示出根据各种实施例的一种时钟占空比校正电路的框图；

图2示出根据各种实施例的在时钟占空比校正电路中生成的时钟信号的示例；

图3示出根据各种实施例的适用在时钟占空比校正电路中的一种可编程延迟元件的示意图；

图4示出根据各种实施例的在时钟占空比操作期间生成的信号的一个示例；和

图5示出根据各种实施例的一种用于时钟占空比校正的方法的流程图。

具体实施方式