[发明专利]一种LDO电路

说明书

本发明提供了一种LDO电路，所述LDO电路包括基准源、差分放大器、LDO输出级。所述基准源提供一个基准电压和一个基准电流偏置电压；所述差分放大器的第一输入端连接基准源输出的基准电压，第二输入端连接所述LDO的输出电压，所述差分放大器的输出端连接到所述LDO输出功率管的栅极。差分放大器和LDO输出级形成闭合回路，使输出电压稳定到基准电压。本发明的LDO输出级包括一个尾电流源NM6，可以减小输出电压的波动。LDO电路结构简单，对工艺要求较低，降低了芯片设计的复杂度。

技术领域

本发明涉及芯片电源管理领域，特别是涉及一种低功耗线性稳压器(Low Drop-out,LDO)电路。

背景技术

近些年来，随着物联网技术的不断发展，很多设备都需要用电池供电。为了延长设备的使用时间，如何降低芯片的功耗成为芯片设计中的重要课题。在芯片的使用中，很多情况下芯片会处于低功耗待机状态。此时就需要一个低功耗的LDO电路为芯片提供电源。

传统的LDO电路由带隙参考电路，差分放大器和电阻分压网络等部分组成，其结构如图1所示。LDO电路根据带隙基准产生的参考电压VREF产生输出电压VOUT，输出电压VOUT经过反馈电阻R11和R12分压之后为差分放大器A1的同向输入端提供反馈电压VFB，所述反馈电压VFB的表达式为：

VFB＝〔R12÷(R11+R12)〕×VOUT；

差分放大器A1将参考电压VREF和反馈电压VFB进行比较得到差值ΔV并将差值ΔV放大后得到Vdrive，Vdrive用于驱动所述功率输出PMOS晶体管M1的栅极，从而改变通过功率输出PMOS晶体管M1的电流，使得反馈电压VFB与参考电压VREF近似相等，进而使得输出电压VOUT的电压值趋于恒定。

在传统LDO电路结构中，带隙参考电路和差分放大器均需要消耗功耗，因此降低传统结构的LDO电路功耗存在限制。

芯片工作在待机状态时所需要的电流会很小，如果在这种情况下采用传统LDO电路为其供电，可能会出现LDO电路本身消耗的静态电流大于芯片本身消耗电流的情况。

另外传统的LDO电路结构还需要进行补偿以保证环路的稳定性，从而使得电路的设计复杂度增加。

发明内容

本发明要解决的技术问题是提供一种LDO电路，可以降低电路的功耗和实现的复杂度，并减小电源电压的波动。

本发明采用的技术方案如下：一种LDO电路，包括顺序连接的基准源、差分放大器和LDO输出级；

所述基准源用于提供基准电压至差分放大器，提供基准电流偏置电压至差分放大器和LDO输出级；

所述差分放大器电路用于对LDO输出级的输出电压与基准电压之间的差电压进行放大并输出至LDO输出级，基准电流偏置电压为差分放大器电路提供尾电流源的偏置电压；所述差分放大器包括差分输入对管、电流镜、尾电流源；差分输入对管与电流镜、尾电流源连接，还与基准源、LDO输出级连接；

所述LDO输出级接收基准电流偏置电压，并基于差分放大器电路的输出对LDO输出级的输出电压进行控制。

所述基准源包括PMOS管PM1和NMOS管NM1；所述PM1的源极连接电流源，还与差分输入对管连接，栅极与漏极连接，漏极与NM1的漏极、栅极连接，还与尾电流源连接，源极接地。

所述差分输入对管包括NMOS管NM2和NMOS管NM3；NM2和NM3的源极与尾电流源连接，NM2的漏极与电源连接，NM3的漏极与电流镜连接；NM2的栅极与基准源PM1的源极连接，NM3的栅极与LDO输出级连接。