[发明专利]一种基于二乘二取二架构的移频电码化信号驱动系统

权利要求书

1.一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，包括联锁下位机IPS、联锁维护台SDM、移频电码化驱动模块CDDM、发码器和全电子通信模块EIOCOM2，所述的发码器、移频电码化驱动模块CDDM、全电子通信模块EIOCOM2、联锁下位机IPS依次连接，所述的全电子通信模块EIOCOM2与联锁维护台SDM连接；

所述的移频电码化驱动模块CDDM通过联锁下位机IPS获取编码和发码命令，并向发码器发送编码信号，驱动发码器产生相应的移频信号，同时根据发码命令选择发送移频信号的轨道区段。

2.根据权利要求1所述的一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，所述的联锁下位机IPS、全电子通信模块EIOCOM2和移频电码化驱动模块CDDM均为二乘二取二的安全冗余系统。

3.根据权利要求1所述的一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，所述的移频电码化驱动模块CDDM设有10路编码信号和6路发码信号的输出接口，并带有对自身模块上的安全器件进行周期性检测模块。

4.根据权利要求1或3所述的一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，所述的移频电码化驱动模块CDDM包括处理器、编码继电器、发码继电器和继电器驱动电源，所述的处理器包括FPGA和CPU，所述的FPGA分别与CPU、编码继电器、发码继电器、继电器驱动电源连接；

所述的FPGA周期性地对编码继电器、发码继电器、继电器驱动电源状态进行采样，并分别发给CPU，CPU通过继电器驱动电源状态和编码发码继电器状态来判断板卡状态，然后进行二乘二取二比较得到最终的板卡状态，并通过全电子通信模块EIOCOM2将板卡状态发送给联锁维护台SDM。

5.根据权利要求4所述的一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，所述的FPGA和CPU均采用双机热备冗余。

6.根据权利要求4所述的一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，所述的移频电码化驱动模块CDDM还包括与FPGA连接的FBJ采集模块，该FBJ采集模块周期性地采集FBJ状态并发送给FPGA，该FPGA发送给CPU，该CPU通过全电子通信模块EIOCOM2将FBJ状态发送给联锁下位机IPS以及联锁维护台SDM。

7.根据权利要求4所述的一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，所述的移频电码化驱动模块CDDM还包括分别与处理器、编码继电器、发码继电器和继电器驱动电源连接的隔离模块，当编码继电器、发码继电器或继电器驱动电源发生异常的时候，隔离模块打开隔离继电器，断开继电器供电以及编码发码信号和输出端口的连接。

8.根据权利要求7所述的一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，所述的移频电码化驱动模块CDDM还包括分别与处理器和隔离模块连接的熔丝模块；当隔离模块故障或板卡出现影响安全性的异常情况时，熔丝模块会将烧断板卡熔丝，将板卡导向安全态。

9.根据权利要求1所述的一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，所述的联锁维护台SDM具有将收到监测信息保存以及故障报警功能。

10.根据权利要求1所述的一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，当从所述的联锁下位机IPS中收到驱动一路以上的编码命令时，所述的移频电码化驱动模块CDDM将不输出任何编码信号。