[发明专利]卷积神经网络芯片以及卷积神经网络芯片操作方法

说明书

本发明公开了一种卷积神经网络芯片以及卷积神经网络芯片操作方法。本发明的卷积神经网络芯片包括：预定数量的存储阵列，用于存储一层卷积神经网络的输入数据阵列，其中所述预定数量大于等于卷积神经网络的内核尺寸；而且其中，输入数据阵列的每一行依次存在一个存储阵列的各行内。相对于传统的内存架构，本发明获得了几倍内存读取速度的提升，从而可以获得相同的总体速度提升。因此，本发明提供了一种能够提高内存读出速度新的神经网络芯片内存架构。

技术领域

本发明涉及半导体芯片领域以及人工智能领域，尤其涉及一种卷积神经网络芯片以及卷积神经网络芯片操作方法。

背景技术

人脑是一个由大量神经元复杂连接的网络。每个神经元通过大量的树突连接大量的其他神经元，接收信息，每一个连接点叫突触(Synapse)。在外部刺激积累到一定程度后，产生一个刺激信号，通过轴突传送出去。轴突有大量的末梢，通过突触，连接到大量其他神经元的树突。就是这样一个由简单功能的神经元组成的网络，实现了人类所有的智能活动。人的记忆和智能，普遍被认为存储在每一个突触的不同的耦合强度里。

神经元的反应频率不超过100Hz，现代计算机的CPU比人脑快1000万倍，但处理很多复杂问题的能力不如人脑。这促使了计算机行业开始模仿人脑。最早的对人脑的模仿，是在软件层面的。从上世纪60年代兴起的神经网络算法，用一个函数来模仿神经元的功能。函数接受多个输入，每个输入有不同的权重，学习训练的过程就是调整各个权重。函数输出到很多其他的神经元，组成一个网络。这类算法，已经取得了丰富的成果，得到广泛应用。

神经网络算法中的网络都是分成很多层的。最早的网络，上一层的每一个神经元和下一层的每一个神经元连接，成为全连通的网络。全连通网络的一个问题，在于图像处理这类应用中，图像的像素很多，每一层需要的权重数量正比于像素平方，由此该方案占用内存太大，计算量更是无法应付。

在卷积神经网络中，前面的很多层不再是全连通的。每一层的神经元作为一个图像被排成阵列。下一层的每一个神经元只和这一层的一个小区域连通。小区域常常是一个边长为k的方形区域，k称为卷积网络的内核尺寸(Kernel Size)，如图1所示。

卷积神经网络(Convolutional Neural Network,CNN)因为对这个小区域的各个点加权重的求和类似卷积而得名。这一组权重在各个同一层细胞中的各个点都是一样的(既平移不变性)，从而跟全连通网络相比大幅度减少权重数量，使得高分辨率的图像处理成为可能。一个卷积神经网络包括多个这样连通的层，以及其他种类的层。

随着深度学习应用的普及，人们开始开发专用的神经网络芯片。用专用电路实现神经元计算的加法和乘法，比用CPU或者GPU高效得多。

人脑的特点是大规模平行计算，不仅有大量的神经元可以同时工作，而且每个神经元和成千上万个神经元连接。对于现代集成电路技术，在一个芯片上集成大量的神经元很容易，但提供人脑那样的内部通讯带宽非常困难。比如，如果一层神经元的输入数据存在一块RAM里，就需要至少k个时钟周期才能把数据读出来，因为不同行的内存不能同时进行读写。因此，读出数据的速度，既内存带宽，是计算的瓶颈。

发明内容

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种能够提高内存读出速度新的神经网络芯片内存架构。

为实现上述目的，本发明提供了一种卷积神经网络芯片，包括：预定数量的存储阵列，用于存储一层卷积神经网络的输入数据阵列，其中所述预定数量大于等于卷积神经网络的内核尺寸；而且其中，输入数据阵列的每一行依次存在一个存储阵列的各行内。

优选地，所述存储阵列采用磁阻式随机访问存储器。

为实现上述目的，本发明提供了一种卷积神经网络芯片操作方法，包括：