[发明专利]内存访问方法及多处理器系统

说明书

技术领域

本发明涉及计算机领域，尤其涉及内存访问方法及多处理器系统。

背景技术

内存是处理器能够直接寻址的存储空间，用于暂时存放处理器中的运算数据。高速缓冲存储器(Cache)位于处理器与内存之间，是一个读写速度比内存更快的存储器。当处理器向内存中写入或读出数据时，这个数据也被存储进高速缓冲存储器中，当处理器再次需要这些数据时，处理器就从高速缓冲存储器读取数据，而不是访问较慢的内存，如果需要的数据在高速缓冲存储器中没有，处理器会再去读取内存中的数据。高速缓存行(Cache Line)是高速缓冲存储器处理的最小单位。

处理器上有一套完整的协议，来保证Cache一致性。比较经典的Cache一致性协议当属MESI协议。

在MESI协议中，每个Cache line有4个状态，它们分别是：

在高速缓冲存储器中，处于M(Modified)和E(Exclusive)状态的高速缓存行(Cache line)的数据是该高速缓冲存储器独有的，不同点在于M状态的数据是和内存的不一致(dirty)，E状态的数据和内存的一致(clean)；处于S(Shared)状态的高速缓存行(Cache line)的数据是和其他核的高速缓存区共享，只有clean的数据才能被多个高速缓存区共享；处于I(Invalid)状态的高速缓存行的数据在该高速缓存存储器中无效。

目录：目录记录了其他的高速缓存区拥有高速缓存行的状态。

监听：低层内存查询高层内存以确定高层内存是否包含给定地址的数据的一种方法，主要目的是通过运行低层内存请求高层内存进行数据更新来维持内存的一致性。监听操作可以触发回写，或更普通的回写并无效。其中，低层内存指的是多级内存系统中距离处理器较远的内存，高层内存指的是多级内存存储系统中距离处理器较近的内存。

请参见图1，一个高速缓存一致性非均匀存储访问(CC-NUMA，Cache-Coherent Non-Uniform Memory Access)系统中，每个节点单元由一个一个节点控制器(NC，Node Controller)芯片和与该NC芯片对接的两个处理器(processor)构成一个节点单元，通过NC芯片将多个节点互联构成一个大系统。NC要负责维护节点间的数据一致性，所以每个NC芯片都有目录维护本节点的内存被外节点拥有的状态和对外发起侦听。

处理器4需要访问处理器0的内存中的高速缓存行，首先通过NC2将请求路由到NC0上，NC0往处理器0发起请求，同时查看目录并往NC1和NC3发起监听，处理器0往NC0返回读响应，读响应在NC0上等待监听结果。NC1和NC3返回监听响应到NC0，NC0收全了读响应和监听响应后往NC2返回读响应，同时更新目录。NC2将读响应返回给处理器4，完成操作。

上述现有技术中，NC0得到读响应后，还需要等待监听结果，收全了监听响应后才会往NC2返回读响应，收集监听响应需要一定的时间，而返回读响应也需要一定的时间，这就会使得整个请求过程耗费较多的时间，响应效率低。

发明内容

本发明实施例提供了内存访问方法及处理模块，用于缩短了整个请求过程的时延，挺高响应效率。

有鉴于此，本发明实施例的第一方面提供了一种内存访问方法，包括：

第一处理模块接收第二处理模块发送的读请求，该读请求用于请求缓存第一处理模块对应的存储空间中的目标数据，并指示第二处理模块对目标数据的期望状态；第一处理模块查找目标目录，确定目标目录中缓存有该目标数据的一个或多个目标存储空间，目标存储空间为除了第一处理模块对应的存储空间以外的其他存储空间；第一处理模块确定目标存储空间后，向各个目标存储空间对应的目标处理模块发送监听请求，使得各个目标处理模块根据监听请求向第二处理模块返回监听响应，然后再向第二处理模块返回目标报文，该目标报文包含有目标数据和监听数量，监听数量即第一处理模块发送的监听请求的数量；当第二处理模块接收到的监听响应的数量与目标报文中的监听数量匹配时，第一处理模块会接收到第二处理模块发送的更新报文，并根据该更新报文更新目标目录。