[发明专利]一种用于CMOS图像传感器的列级ADC电路

权利要求书

1.一种用于CMOS图像传感器的列级ADC电路，其特征在于：所述ADC电路包括：电压-电流转换电路(I1)、电流逼近电路(I2)、电流-电压转换电路(I3)、比较器(I4)和数字逻辑控制模块(I5)；所述电压-电流转换电路(I1)、电流逼近电路(I2)、电流-电压转换电路(I3)、比较器(I4)和数字逻辑控制模块(I5)依次电连接；所述电压-电流转换电路(I1)将采样的像素电压Vpixel线性转换为对应的像素电流Ipixel，所述电流逼近电路(I2)在数字逻辑控制下，采用逐次逼近的方式抵消像素电流，所述电流-电压转换电路(I3)将抵消后所剩的电流Ileft线性转换为电压Vleft，所述比较器(I4)将Vleft与Vref进行比较，所述数字逻辑控制模块(I5)根据比较结果控制抵消电流大小，最终在逻辑控制下，受控抵消的电流近似等于像素电流Ipixel，实现模拟信号-数字信号转换；所述用于CMOS图像传感器的列级ADC电路独立包含上述所有电路单元，列级ADC电路之间除了时钟和偏置电路共用之外，无其他公共电路。

2.根据权利要求1所述的列级ADC电路，其特征是：所述电压-电流转换电路(I1)用于将采样保持器S/H采样的像素电压Vpixel线性转换成对应的像素电流Ipixel；所述电压-电流转换电路(I1)包括一个运算放大器OPA、两个PMOS管和一个第一电阻；所述运算放大器OPA的负极输入接采样的所述像素电压Vpixel，正极输入接第一电阻(R1)的一端，运算放大器OPA的输出接第一PMOS管(M1)的栅极；第一PMOS管(M1)和第二PMOS管(M2)连接成共源共栅结构的电流源，第二PMOS管(M2)的栅极接外部电路输入的偏置电压Vbp，设第一电阻R1的电阻值为R，所述像素电路Ipixel×R＝所述像素电压Vpixel。

3.根据权利要求1或2所述的列级ADC电路，其特征是：所述电流逼近电路(I2)采用数字逻辑电路控制的抵消电流Icancel与像素电流Ipixel相减，即抵消像素电流；所述电流逼近电路(I2)包括四个PMOS管和一个受控电流模块；第三PMOS管(M3)和第四PMOS管(M4)接成共源共栅电流源，用于镜像转移所述像素电流Ipixel；第五PMOS管(M5)和第六PMOS管(M6)也接成一个共源共栅电流源，用于提供补偿电流Icmp，第五PMOS管(M5)的栅极接外部偏置电压Vp，第六PMOS管(M6)的栅极接另一外部偏置电压Vbp。

4.根据权利要求1-3中任一项所述的列级ADC电路，其特征是：所述的受控电流模块包含n个电流源I0、I1、I2、……、In，和对应的n个受控开关D0、D1、D2、……、Dn，其中n与ADC的转换位数相对应，若D0为高电平则电流源I0接入电路，D0为低电平则电流源I0从电路中断开，所有接入电路的电流源的大小总和等于所述抵消电流Icancel。

5.根据权利要求1-4中任一项所述的列级ADC电路，其特征是：所述电流源I0、I1、I2、……、In的电流大小呈梯度设计，I0为最小电流源，In为最大电流源，电流源I0的电流值为I0，电流源I1的电流值设为21×I0，电流源I2的电流值设为22×I0，电流源In的电流值设为2n×I0。

6.根据权利要求1-5中任一项所述的列级ADC电路，其特征是：所述电流-电压转换电路(I3)用于将被Icancel抵消后的剩余电流Ileft转换为电压Vleft；所述电流-电压转换电路(I3)包括一个第二电阻(R2)，所述第二电阻(R2)的电阻值与所述第一电阻(R1)的电阻值相同，即为R，Vleft＝Ileft×R＝(Ipixel+Icmp-Icancel)×R。

7.根据权利要求1-6中任一项所述的列级ADC电路，其特征是：所述的比较器(I4)用于比较Vleft与预设电压Vref的大小，若Vleft＞Vref，比较器COMP输出高电平，表明抵消电流Icancel＜像素电流Ipixel，反之若Vleft＜Vref，比较器COMP输出低电平，表明抵消电流Icancel＞像素电流Ipixel。

8.根据权利要求1-7中任一项所述的列级ADC电路，其特征是：所述数字逻辑控制模块(I5)用于根据Vleft和Vref的比较结果，调整抵消电流Icancel的大小，最终完成所述电流逼近，并输出像素电压对应的数字码。